Notizie

Con la crescita rapida recente e l'espansione diffusa di intelligenza artificiale (AI), l'apprendimento automatico, il computer a alto rendimento, i grafici e le applicazioni della rete, la domanda della memoria sta sviluppandosi più velocemente che mai. Tuttavia, il DRAM della memoria principale tradizionale non è più sufficiente per soddisfare tali richieste del sistema. D'altra parte, le applicazioni di server nel centro dati fissano i requisiti di capacità elevata di stoccaggio. Tradizionalmente, la capacità del sottosistema di memoria è stata ampliata l'aumento del numero dei canali di stoccaggio per scanalatura ed usando i moduli in-linea doppi più ad alta densità di memoria di DRAM (DIMMs). Tuttavia, anche con il 16Gb più avanzato DDR4 IL DRAM, requisiti della capacità di memoria del sistema può diventare insufficiente per determinate applicazioni (quali le basi di dati di memoria). Attraverso silicio (TSV) nella memoria è diventato un'efficace tecnologia di base per espansione della capacità ed espansione di larghezza di banda. Ciò è una tecnologia che fori di perforazioni con l'intero spessore della lastra di silicio. Lo scopo è di formare migliaia di verticale collega dalla parte anteriore alla parte posteriore del chip e vice versa. Negli inizi, TSV è stato considerato soltanto come tecnologia d'imballaggio, ma invece di legame del cavo. Tuttavia, nel corso degli anni, si è trasformato in in uno strumento indispensabile per l'ampliamento la prestazione e della densità di DRAM. Oggi, l'industria di DRAM ha due casi di utilizzazione principale e TSVs è stato prodotto con successo per sormontare le limitazioni di espansione di larghezza di banda e della capacità. Sono 3D-TSV DRAM ed alta memoria di larghezza di banda (HBM).

Oltre ai pacchetti doppi tradizionali del chip (DDP) con il legame del cavo muoiono impilare, le memorie ad alta densità come 128 e 256GB DIMMs (16Gb-based 2rank DIMMs con 2High e 4High X4 DRAM) inoltre stanno adottando 3D-TSV DRAM. In 3D-TSV DRAM, 2 o 4 che il DRAM muore sono impilati sopra a vicenda e soltanto il fondo muore esternamente è collegato al regolatore di memoria. I dadi restanti sono collegati dai molti TSVs che forniscano l'isolamento del carico dell'ingresso/uscita (ingresso/uscita) internamente. Rispetto alla struttura di DDP, questa struttura raggiunge un'più alta velocità del perno disaccoppiando il carico dell'ingresso/uscita e riduce il consumo di energia eliminando la duplicazione inutile della componente di circuito sui chip impilati.

D'altra parte, HBM è stato creato per comporre la lacuna di larghezza di banda fra gli alti requisiti di larghezza di banda del SoC e la capacità massima del rifornimento di larghezza di banda del della memoria principale. Per esempio, nelle applicazioni di AI, i requisiti di larghezza di banda di ogni SoC (particolarmente nelle applicazioni di formazione) possono superare parecchi TB/s, che non possono essere incontrati da della memoria principale convenzionale. Un singolo canale della memoria principale con 3200Mbps DDR4 DIMM può fornire soltanto 25.6GB/s della larghezza di banda. Anche la piattaforma del CPU più avanzata con 8 canali di memoria può fornire soltanto una velocità di 204.8GB/s. d'altra parte, 4 pile HBM2 intorno ad un singolo SoC può larghezza di banda del provide> 1TB/s, che può compensare la loro lacuna di larghezza di banda. Secondo le applicazioni differenti, HBM può essere usato come nascondiglio da solo o come il primo strato di due strati della memoria. HBM è un genere di memoria del in-pacchetto, che è integrata con il SoC tramite un'interposizione del silicio nello stesso pacchetto. Ciò permette che sormonti il numero massimo delle limitazioni del perno del pacchetto dell'ingresso/uscita di dati, che è una limitazione dei pacchetti tradizionali del fuori chip. Il HBM2 che quello è stato spiegato in prodotti reali consiste di 4 o 8 alto-pile 8Gb muoiono e 1024 perni di dati ed ogni perno funziona alla velocità di 1.6~2.4Gbps. La densità di ogni pila di HBM è 4 o 8GB e la larghezza di banda è 204~307GB/s.

SK Hynix è stato commesso a mantenere una posizione leader del settore in HBM e nei prodotti ad alta densità di 3D-TSV DRAM. Recentemente, il hynix di SK ha annunciato il riuscito sviluppo del dispositivo di HBM2E, che spetta una versione estesa di HBM2 con una densità a 16GB e una larghezza di banda di 460GB/s per pila. Ciò è permessa aumentando il DRAM per morire densità a 16Gb e raggiungendo una velocità di 3.6Gbps per IOS di dati del perno del 1024 nell'ambito di una tensione di alimentazione elettrica 1.2V. SK Hynix inoltre sta espandendo il suo programma di 128~256GB 3D-TSV DIMMs per soddisfare le esigenze dei suoi clienti di DIMMs più ad alta densità. La tecnologia di TSV ora ha raggiunto un determinato livello di maturità e può costruire gli ultimi prodotti con migliaia di TSVs, quale HBM2E. Tuttavia, in futuro, mentre mantenere gli alti rendimenti dell'assemblea, riducenti allungamento del diametro il passo//di TSV e morire spessore diventerà più provocatorio e sia critico per la prestazione del dispositivo e la rappresentazione in scala future continuate della capacità. Tali miglioramenti concederanno ridurre il carico di TSV, ridurre la parte relativa di estruso del TSV ed ampliano il numero delle pile sopra 12Highs, mentre ancora mantengono la stessa altezza di pila fisica totale. Attraverso innovazione continua dei prodotti e delle tecnologie di TSV, il hynix di SK continuerà a mettere a fuoco sul posizionamento alla prima linea del gruppo della tecnologia di stoccaggio leadership.HOREXS anche per continuare a migliorare la tecnologia per rispondere all'esigenza di SK Hynix, di tutto il contatto AKEN di benvenuto di fabbricazione del substrato di memoria, akenzhang@hrxpcb.cn.