Notizie

Lo slancio sta costruendo per il legame ibrido di rame, una tecnologia che potrebbe aprire la strada verso i pacchetti di prossima generazione 2.5D e 3D.

Le fonderie, i venditori dell'attrezzatura, le organizzazioni di R & S ed altre stanno sviluppando il legame ibrido di rame, che è un processo che le pile ed i legami muore usando il rame--rame collega in pacchetti avanzati. Ancora nella R & S, il legame ibrido per l'imballaggio fornisce più larghezza di banda potere più basso che i metodi attuali di impilamento e di legame. Ma il legame ibrido inoltre è più difficile da implementare. Il più, le tecnologie attuali può estendere più ulteriormente di quanto preveduto, eliminando il punto di inserimento per legame ibrido.

Il legame ibrido di rame non è nuovo. Cominciando nel 2016, i venditori del sensore di immagine di CMOS hanno cominciato a spedire i prodotti facendo uso di una tecnologia legante ibrida del wafer--wafer. Per questo, un venditore elabora un wafer di logica. Poi, il venditore elabora un wafer separato con i pixel. I due wafer sono legati facendo uso del rame--rame del fine-passo collega. I diversi chip sono tagliati sul wafer, formante i sensori di immagine di CMOS.

Il legame ibrido funziona quasi lo stesso modo per l'imballaggio avanzato, ma è più complicato. I venditori stanno lavorando ad una variazione differente chiamata legame del dado--wafer, dove impilate e dadi schiavi su un'interposizione o su altri dadi. «Stiamo vedendo il forte slancio dell'industria per sviluppare il legame ibrido del dado--wafer,» ha detto Stephen Hiebert, direttore di marketing senior a KLA. «I benefici chiave di legame ibrido del dado--wafer sono la sua abilitazione di integrazione eterogenea dei chip differente di taglia.»

Questa versione prende l'imballaggio avanzato al livello seguente. In un esempio di odierno imballaggio avanzato, i venditori possono integrare una pila del multi-dado DRAM in un pacchetto e collegano i dadi usando gli schemi attuali di interconnessione. Con legame ibrido, i dadi di DRAM sono collegati facendo uso del rame--rame del fine-passo collega, permettendo a più larghezza di banda. Questo approccio anche ha potuto essere usato per logica avanzata sull'impilamento di memoria e su altre combinazioni.

«Ha potenziale per molte applicazioni differenti,» ha detto Guilian Gao, un ingegnere distinto a Xperi, in una presentazione recente. «Le applicazioni di esempio includono 3D DRAM, integrazione eterogenea e la disgregazione del chip.»

È un processo provocatorio, tuttavia. il legame ibrido del Dado--wafer richiede incontaminato muore, attrezzature avanzate e schemi perfetti di integrazione. Ma se i venditori possono farlo funzionare, la tecnologia potrebbe essere un'opzione supplichevole per le progettazioni di chip avanzate.

Tradizionalmente, avanzare una progettazione, l'industria sviluppa un sistema-su-un-chip (SoC), dove restringete le funzioni differenti ad ogni nodo e le imballate su un monolitico morite. Ma questo approccio sta diventando più complesso e costoso ad ogni nodo. Mentre alcuni continueranno a seguire questo percorso, molti stanno cercando le alternative. Un modo ottenere i benefici di rappresentazione in scala è di montare i chip complessi in un pacchetto avanzato tradizionale. L'imballaggio avanzato facendo uso del legame ibrido è ancora un altra opzione.

GlobalFoundries, Intel, Samsung, TSMC e UMC sono tutto che lavora al legame ibrido di rame per imballare. Così sono Imec e Leti. Inoltre, Xperi sta sviluppando una versione di legame ibrido. Xperi concede una licenza alla tecnologia ad altre.

 

Molte opzioni d'imballaggio
C'è una serie di pacchetto di IC scrive dentro il mercato. Un modo segmentare il mercato d'imballaggio è dal tipo di interconnessione, che include il wirebond, il vibrazione-chip, dell'l'imballaggio livello del wafer (WLP) e i vias del attraverso-silicio (TSVs). Interconnects è usato per collegare un dado a altro in pacchetti. TSVs ha gli più alti conteggi dell'ingresso/uscita, seguiti da WLP, dal vibrazione-chip e dal wirebond. Il legame ibrido, il nuovo venuto di interconnessione, ha più alte densità che TSVs.

Circa i 75% - 80% di odierni pacchetti sono basati su legame del cavo, secondo TechSearch. Un bonder del cavo cuce un chip ad un altro chip o il substrato facendo uso dei cavi minuscoli. Il legame del cavo è usato per i pacchetti dei prodotti e la memoria muore impilare.

In vibrazione-chip, un mare di più grandi urti della lega per saldatura, o gli urti e le colonne di rame minuscoli, sono formati sopra un chip facendo uso di vari punti trattati. Il dispositivo poi è lanciato e montato su un separato muoia o imbarchi. Gli urti atterrano sui cuscinetti di rame, formanti un collegamento elettrico. I dadi sono legati facendo uso di un sistema chiamato un bonder del wafer.

WLP, nel frattempo, imballa i dadi mentre su un wafer. L'uscita è un tipo di WLP. «(di imballaggio livello del wafer) ci permette di fare i più piccoli collegamenti bidimensionali che ridistribuiscono l'uscita del silicio muoiono ad una maggior area, permettendo all'più alta densità dell'ingresso/uscita, più alta larghezza di banda e rendimento elevato per i dispositivi moderni,» ha detto Cliff McCold, un ricercatore a Veeco, in una presentazione a ECTC.

Nel frattempo, TSVs è utilizzato nei pacchetti di qualità superiore 2.5D/3D. In 2.5D, i dadi sono impilati su un'interposizione, che incorpora TSVs. L'interposizione funge da ponte fra i chip e un bordo, che fornisce più I/Os e larghezza di banda.

Ci sono versioni differenti dei pacchetti 2.5D e 3D. L'alta memoria di larghezza di banda (HBM), che impila i dadi di DRAM a vicenda, è un tipo del pacchetto 3D. L'impilamento la logica su logica, o della logica sulla memoria, sta emergendo. «La logica sull'impilamento di logica non è ancora diffusa. La logica sulla memoria è qualcosa che stia scendendo la conduttura,» ha detto Ramune Nagisetty, direttore del processo e dell'integrazione del prodotto ad Intel.

Nell'imballaggio, la parola alla moda ultima è chiplets. Chiplets non è un tipo di imballaggio, di per sé. Con i chiplets, un chipmaker può avere un menu dei dadi modulari, o chiplets, in una biblioteca. I clienti possono combinare i chiplets e collegarli facendo uso di uno schema di interconnessione del dado--dado in un pacchetto.

Chiplets ha potuto risiedere in un tipo attuale del pacchetto o in una nuova architettura. «È una metodologia dell'architettura,» ha detto Walter Ng, vice presidente di sviluppo di affari a UMC. «Sta ottimizzando la soluzione del silicio per il compito richiesto. Tutti i quelli hanno considerazioni di prestazione, se la suo velocità, calore o potere. Inoltre ha un fattore costo, secondo che approccio adottate.»

Per gli odierni pacchetti più avanzati 2.5D e 3D, i venditori usano gli schemi di interconnessione e i bonders esistenti del wafer. In questi pacchetti, i dadi sono impilati e collegati facendo uso dei microbumps e delle colonne di rame. Sulla base dei materiali della lega per saldatura, gli urti e le colonne forniscono i piccoli, velocemente collegamenti elettrici fra i dispositivi differenti.

I microbumps/colonne più avanzati sono strutture minuscole con i passi di 36μm - di 40μm. Un passo si riferisce ad uno spazio dato. Un passo di 40μm comprende una colonna di rame 25μm nella dimensione con 15μm che spazia.

Per i requisiti del fine-passo, l'industria usa il legame termico di compressione (TCB). Un bonder del TCB prende un dado ed allinea gli urti a quelli da un altro muore. Lega gli urti facendo uso di forza e del calore.

Il TCB, tuttavia, è un processo lento. Sopra quello, gli urti di rame/colonne stanno avvicinando ai loro limiti fisici. Alcuni credono che il limite sia passi di intorno 20μm.

Alcuni stanno provando ad estendere il passo dell'urto. Imec sta sviluppando una tecnologia che permette ai passi dell'urto di 10μm facendo uso di odierno TCB. 7μm e 5μm sono nella R & S.

I passi correnti dell'urto di 40μm hanno abbastanza materiali della lega per saldatura per compensare le variazioni nel flusso. «Quando riporta in scala al passo di 10μm e sotto, questo non è più il caso. In fine-passo microbumps, il rendimento elettrico e la buona formazione unita dipende forte dall'accuratezza, cattivo allineamento ed inclinazione dello strumento del TCB e della quantità della deformazione della lega per saldatura,» ha detto Jaber Derakhshandeh, scienziato senior a Imec, in una carta alla conferenza recente di ECTC.

Per estendere il microbump, Imec ha sviluppato un processo del distanziatore del metallo. Come prima, i microbumps ancora sono formati sul dado. Nel processo di Imec, i microbumps fittizi del metallo inoltre sono formati sul dado. Gli urti fittizi somigliano ai fasci minuscoli che ostacolano la struttura.

«Un microbump fittizio del distanziatore del metallo è introdotto al dado--wafer 3D che impila per attenuare l'errore di inclinazione dello strumento del TCB e controllare la deformazione della lega per saldatura, di modo che la resistenza elettrica e la qualità unita di formazione di legame è stessa per le posizioni differenti dei dadi legati,» Derakhshandeh ha detto.

Che cosa è legame ibrido?
Ad un certo punto, i microbumps/colonne ed il TCB hanno potuto esaurire il vapore. Quello è dove il legame ibrido di rame è andato d'accordo. Si pensa che inserisca dopo che la tecnologia del microbump colpisce la parete, o persino prima di quello.

Microbumps non sta andando in qualunque momento via presto. Sia le tecnologie-microbumps che l'ibrido legame-avranno un posto nel mercato. Ciò dipende dall'applicazione.

Il legame ibrido sta guadagnando il vapore, comunque. TSMC, il fautore più vocale, sta lavorando ad una tecnologia chiamata System sul chip Integrated (SoIC). Facendo uso di legame ibrido, la tecnologia del SoIC di TSMC permette ai passi leganti di sub-10μm. SoIC è detto per avere 0.25X il passo del urto-cuscinetto sopra gli schemi attuali. Una versione ad alta densità permette più della velocità di comunicazione del chip--chip 10X con fino a quasi densità di larghezza di banda 20,000X ed al rendimento energetico 20X.

Slated per produzione nel 2021, SoIC ha potuto permettere il fine-passo HBM e di SRAM di memoria ai cubi come pure delle architetture di chip 3D-like. Confrontato ad odierno HBMs, «SoIC-ha integrato i cubi di memoria di DRAM può offrire la densità di più alta memoria, larghezza di banda e efficienza energetica,» ha detto M.F. Chen, un ricercatore a TSMC, in una carta recente.

TSMC sta sviluppando il legame ibrido del chip--wafer. Il legame stesso del wafer non è nuovo ed è stato utilizzato in MEMS ed in altre applicazioni per anni. Ci sono tipi differenti di legami del wafer. «Il montaggio e l'imballaggio dei sistemi microelettronici e microelectromechanical conta sul legame di due substrati o wafer,» ha detto Xiao Liu, un chimico senior della ricerca al fabbricante di birra Science, in una presentazione. «Nei processi microelectromechanical di montaggio del sistema (MEMS), il wafer del dispositivo sarà legato ad un altro wafer per proteggere la struttura sensibile di MEMS. Le tecnologie leganti dirette come legame di fusione e le tecnologie leganti indirette anodiche o di legame come metallo eutettico, legame di termocompressione e tecnica di incollaggio sono metodi comunemente usati per servire l'industria microelettronica. Facendo uso di un adesivo legante come l'intermediario fra due substrati tiene conto l'elaborazione flessibile con parecchi vantaggi.»

Il legame ibrido di rame in primo luogo è comparso nel 2016, quando Sony ha usato la tecnologia per i sensori di immagine di CMOS. Sony ha conceduto una licenza alla tecnologia da Ziptronix, ora parte di Xperi.

Per questa applicazione, la tecnologia di Xperi è chiamata interconnessione schiava diretta (DBI). DBI è condotto in un favoloso tradizionale e comprende un processo di legame del wafer--wafer. Nel flusso, un wafer è elaborato e poi i cuscinetti del metallo sono messi sulla superficie. La superficie planarized e poi è attivata.

Un wafer separato subisce un simile processo. I wafer sono legati facendo uso di un processo in due tappe. È un legame del dielettrico--dielettrico, seguito da un collegamento metallo con metallo.

«In generale, il wafer--wafer è il metodo di scelta per fabbricazione del dispositivo, dove i wafer rimangono in un ambiente favoloso a fine frontale durante l'intero flusso trattato,» ha detto Thomas Uhrmann, direttore di sviluppo di affari al gruppo di EV. «In questo caso, la preparazione del wafer per legame ibrido ha sfide multiple nelle regole, nella pulizia, nella scelta di materiali con l'attivazione e nell'allineamento di progettazione di interfaccia. Tutta la particella sulla superficie dell'ossido presenta 100 - 1.000 volte vuote più grande della dimensione delle particelle.»

Eppure, la tecnologia è provata per i sensori di immagine. Ora, altri dispositivi sono negli impianti. «Ulteriori dispositivi sono progettati per seguire, quale SRAM impilato all'unità di elaborazione muore,» Uhrmann ha detto.

Legame ibrido per imballare
Per il chip avanzato che imballa, l'industria inoltre sta lavorando al legame ibrido del rame del dado--dado e del dado--wafer. Ciò comprende impilare un dado su un wafer, un dado su un'interposizione, o un dado su un dado.

Ciò è più difficile del legame del wafer--wafer. «Per legame ibrido del dado--wafer, l'infrastruttura trattare i dadi senza addizionatrici della particella come pure l'abilità ai dadi schiavi, si trasforma in in una sfida importante,» Uhrmann ha detto. «Mentre la progettazione e la lavorazione di interfaccia per il livello del dado possono essere copiate e/o adattarsi dal livello del wafer, ci sono sfide multiple che sorgono nel trattamento del dado. Tipicamente, i processi posteriori, come taglio a cubetti, muoiono trattare e muoiono il trasporto sulla struttura di film, devono adattarsi ai livelli puliti a fine frontale, permettendo gli alti rendimenti di legame ad un livello del dado.

«il Wafer--wafer sta funzionando,» Uhrmann ha detto. «Quando esamino il lavoro di organizzazione e vedo dove lo sviluppo dello strumento sta andando (per il chip--wafer), è un compito molto complicato di integrazione. La gente come TSMC sta spingendo l'industria. Di conseguenza, la vederemo. Nella produzione, la dichiarazione del porto più sicura sarebbe nel 2022 da qualche parte o 2023. Potenzialmente, potrebbe essere un po'più in anticipo.»

Il legame ibrido per l'imballaggio è differente in altri modi. Tradizionalmente, l'imballaggio di IC è condotto ad un OSAT o ad una casa d'imballaggio. Nel legame ibrido di rame, il processo è condotto all'interno di un locale senza polvere in un wafer favoloso, non un OSAT.

A differenza dell'imballaggio tradizionale, che si occupa dei difetti μm di taglia, il legame ibrido è sensibile ai difetti minuscoli della nanometro-scala. Un locale senza polvere classe favolosa è richiesto per impedire i difetti minuscoli l'interruzione del processo.

Il controllo di difetto è critico qui. «Poichè i processi d'imballaggio avanzati sono sempre più complessi e le caratteristiche in questione come sempre più più piccolo, l'esigenza di efficace controllo dei processi continua a svilupparsi. Il costo di guasto su è dato questi processi usa buon conosciuto costoso muore,» ha detto Tim Skunes, vice presidente di R & S a CyberOptics. «Fra le componenti, ci sono urti per fare i collegamenti elettrici verticali. L'altezza e il coplanarity di controllo dell'urto è vitali di assicurazione dei collegamenti affidabili fra le componenti impilate.»

Effettivamente, buoni conosciuti muoiono (KGD) sono critici. Un KGD è una parte non imballata o un nudo muore che risponde ad una specificazione data. Senza KGD, il pacchetto può soffrire dai rendimenti bassi o verrà a mancare.

KGD è importante per le case d'imballaggio. «Riceviamo i dadi nudi e li mettiamo nel pacchetto per consegnare un prodotto con funzionalità. La gente sta chiedendoci che fornire i rendimenti molto alti,» ha detto Lihong cao, direttore di organizzazione e vendita tecnica a ASE, ad un avvenimento recente. «Così riguardo a buon conosciuto moriamo, vogliamo averlo completamente abbiamo provato con buona funzionalità. La vogliamo essere 100%.»

Ciò nonostante, il flusso legante ibrido del dado--wafer è simile al processo del wafer--wafer. La grande differenza è i chip è tagliata ed impilata sulle interposizioni o su altri dadi usando i bonders ad alta velocità del vibrazione-chip.

 

Il processo completo comincia nel favoloso, dove i chip sono elaborati su un wafer facendo uso di varia attrezzatura. Quella parte del favoloso è chiamata il linea anteriore (FEOL). Nel legame ibrido, due o più wafer sono elaborati durante il flusso.

Poi, i wafer sono spediti ad una parte separata del favoloso hanno chiamato il linea posteriore (BEOL). Facendo uso di attrezzatura differente, i wafer subiscono un singolo processo damascene nel BEOL.

Il singolo processo damascene è una tecnologia matura. Basicamente, un materiale dell'ossido è depositato sul wafer. I vias minuscoli sono modellati ed incisi nel materiale dell'ossido. I vias sono riempiti di rame facendo uso di un processo del deposito.

Ciò, a sua volta, forme rama collega o riempie sulla superficie dei wafer. I cuscinetti di rame sono relativamente grandi, misurando sulla scala del μm. Questo processo è in qualche modo simile ad odierna produzione avanzata della patata fritta nei fabs. Per le patate fritte avanzate, sebbene, la grande differenza sia che il rame collega sono misurati al nanoscale.

Quello è soltanto l'inizio del processo. Qui è dove gli inizio ibridi di processo di legame del nuovo rame del dado--wafer di Xperi. Altri usano i simili o flussi leggermente differenti.

Il primo punto nel processo del dado--wafer di Xperi è di lucidare la superficie dei wafer facendo uso di lucidatura meccanica chimica (CMP). Il CMP è condotto in un sistema, che lucida una superficie facendo uso delle forze chimiche e meccaniche.

Durante il processo, i cuscinetti di rame leggermente sono messi sulla superficie del wafer. Lo scopo è di ottenere una cavità bassa ed uniforme, permettendo ai buoni rendimenti.

Il CMP è un processo difficile. Se la superficie sovra-è lucidata, la cavità di rame del cuscinetto diventa troppo grande. Alcuni cuscinetti non possono unirsi durante il processo legante. Se sotto-lucidato, il residuo di rame può creare i cortocircuiti.

C'è una soluzione. Xperi ha sviluppato le capacità del CMP di 300mm e di 200mm. «La tecnologia del CMP ha progredito significativamente nell'ultima decade con innovazione intorno alla progettazione delle attrezzature, monitor di opzioni dei residui e di in-processo per permettere ai processi ripetibili e robusti con controllo esatto,» ha detto Laura Mirkarimi, vice presidente di ingegneria a Xperi.

Poi, i wafer subiscono un punto della metrologia, che misura e caratterizza la topografia di superficie. La microscopia atomica della forza (AFM) ed altri strumenti sono usati per caratterizzare la superficie. Il AFM usa una sonda minuscola per permettere alle misure in strutture. Inoltre, i sistemi di ispezione del wafer inoltre sono utilizzati.

Ciò è una parte critica del processo. «Per legame ibrido, il profilo della superficie del wafer dopo formazione damascene del cuscinetto deve essere misurato con precisione di sotto-nanometro per assicurare che i cuscinetti di rame soddisfacciano le richieste richiedenti di sporgenza o di cavità,» il Hiebert di KLA ha detto. «Le sfide principali di processo di legame ibrido di rame comprendono il controllo di difetto superficiale per impedire i vuoti, di controllo di profilo di superficie livello del nanometro per sostenere il contatto ibrido robusto del cuscinetto schiavo e controllando l'allineamento dei cuscinetti di rame sull'alto e sul basso muoia. Mentre i passi schiavi ibridi ottengono più piccoli, per esempio, meno di 2μm nei flussi del wafer--wafer o meno di 10μm nei flussi del dado--wafer, questi difetto superficiale, il profilo di superficie e le sfide di allineamento del cuscinetto schiavo diventano ancor più significativi.»

Quello non può essere abbastanza. Ad un certo punto durante questo flusso, alcuni possono considerare un punto della sonda. «Sondando direttamente sui cuscinetti di rame o sugli urti di rame è stato percepito tradizionalmente come impossibile,» ha detto Amy Leong, vice presidente senior a FormFactor. «Il principale preoccupazione è come stabilire il contatto elettrico stabile fra le punte della sonda e gli urti.»

Per questo, FormFactor ha elaborato ad una progettazione basata MEMS di punta della sonda, pattino definito. Combinato con una forza bassa del contatto, la punta attraversa delicatamente lo strato dell'ossidazione per stabilire il contatto elettrico con gli urti.

Più punti
A seguito del punto della metrologia, i wafer subiscono una pulizia e tempri il processo. Tempri il punto è fatto nel processo discontinuo con una pila di wafer con i dadi sulla cima.

Poi, i chip sono tagliati sul wafer facendo uso di un sistema di taglio a cubetti di azione furtiva del laser o della lama. Ciò, a sua volta, crea i diversi dadi per imballare. Il processo di singulation del dado sta sfidando. Può generare le particelle, i contaminanti ed i difetti di bordo.

«Per legame ibrido del dado--wafer, wafer che taglia e morire trattare per aggiungere le fonti supplementari per la generazione della particella, che deve essere diretta,» il Hiebert di KLA ha detto. «Il plasma che taglia è nell'ambito dell'esplorazione per gli schemi ibridi di legame del dado--wafer a causa dei suoi molto più bassi livelli di contaminazione della particella.»

Il punto legante è seguente. In funzione, un bonder del vibrazione-chip selezionerà il dado direttamente da una struttura di taglio a cubetti. Poi, il sistema disporrà il dado su un wafer ospite o un altro muoiono. Le due strutture immediatamente sono legate alle temperature ambienti. Nel legame ibrido di rame, i chip o i wafer sono legati facendo uso di un legame del dielettrico--dielettrico, seguito da un collegamento metallo con metallo.

Questo processo presenta alcune sfide, vale a dire l'accuratezza di allineamento dei bonders. In alcuni casi, le accuratezze di allineamento sono sull'ordine di parecchi micron. L'industria vuole le capacità sotto--μm.

«Mentre allineamento dei dadi come pure la capacità di lavorazione è una sfida d'organizzazione, bonders del chip di vibrazione già ha fatto un passo avanti tremendo. C'è ancora la sfida di trattamento dei dadi con lo stesso livello di pulizia sopra l'intera popolazione,» il Uhrmann del gruppo di EV ha detto. «il legame del Wafer--wafer sta muovendosi verso i requisiti di di meno che la sovrapposizione 100nm e quindi sta qualificandosi per i nodi avanzati. Per il dado--wafer, in genere c'è una dipendenza fra accuratezza e capacità di lavorazione, dove il più alta accuratezza è controbilanciata da capacità di lavorazione più bassa della popolazione. Poichè gli strumenti sono stati ottimizzati per i processi posteriori quali la lega per saldatura ed il legame di termocompressione, una specificazione di 1µm era a lungo abbastanza buona. Il legame ibrido del dado--wafer ha cambiato le progettazioni delle attrezzature, avviate da accuratezza e da pulizia dell'attrezzatura. La generazione imminente di strumenti ha bene una specificazione sotto accuratezza 500nm.»

L'industria sta aspettando i bonders. A ECTC, ESSERE semiconduttore (Besi) ha presentato i primi risultati di nuovo prototipo ibrido del bonder del chip--wafer, con gli obiettivi finali della specificazione di σ 200nm @ 3, ambiente del locale senza polvere di iso 3 con 2.000 UPH per i substrati del wafer di 300mm.

«La macchina comprende la tavola componente del wafer (sotto l'area di lavoro), la tavola del wafer del substrato e due sistemi rispecchiati del scelta-e-posto (aletta compresa, macchine fotografiche e teste schiave muoventesi) funzionanti simultaneamente su un substrato e su un wafer componente per doppia capacità di lavorazione,» ha detto Birgit Brandstätter, responsabile di finanziamento della R & S a Besi, nella carta.

La macchina ha una fase dell'input, in cui le riviste per i substrati (ospiti) ed i wafer della componente sono inserite. Questi inseriscono nell'area di lavoro della macchina. Il wafer ospite è trasportato «alla tavola del substrato.» Il wafer componente è trasportato «alla tavola del wafer» situata sotto «la tavola del substrato.» I dadi dal wafer componente sono selezionati e disposti sul wafer del substrato.

«Un ciclo del scelta-e-posto comincia con il riconoscimento componente sul wafer componente con la macchina fotografica del wafer. Un singolo chip è selezionato, espulso con gli aghi dell'espulsore, ha preso con l'aletta (a destra o a sinistra), lanciata e trasferito allo strumento del posto e della scelta (del lato corrispondente),» Brandstätter ha detto. «Dopo, la testa schiava muove il dado sopra la macchina fotografica su di aspetto (della componente) che determina la posizione esatta del dado sullo strumento del scelta-e-posto. In futuro, i movimenti capi schiavi verso la posizione del substrato e la macchina fotografica (discendente) del substrato individua la posizione legante esatta sul substrato. l'allineamento di Sotto-micrometro è realizzato con gli azionamenti piezo-elettrico-attivati e l'allineamento in situ durante i movimenti di accuratezza è usato ulteriormente per ottimizzare la posizione del dado. Per concludere, la testa schiava dispone il dado sulla posizione legante con la forza di legame selezionata ed il ritardo schiavo. Il ciclo è eseguito parallelamente per il lato destro e sinistro ed è ripetuto fino a popolare un substrato completamente.»

La macchina cambia automaticamente i wafer della componente e del substrato come richiesto per il flusso di produzione, secondo la società. Per raggiungere l'alta precisione, il nuovo hardware dell'ottica e di allineamento per l'allineamento veloce, robusto ed altamente accurato è lanciato, secondo la società.

Eppure, la battaglia non è più. Gli errori di allineamento possono sorgere. I difetti possono emergere. Come con tutti i dispositivi e pacchetti, pacchetti legati ibridi 2.5D e 3D probabilmente subirà più punti di ispezione e della prova. Anche poi, un Male muore potrebbe uccidere il pacchetto.

Conclusione
Chiaramente, il legame ibrido è una tecnologia permettente. Potrebbe generare una nuova classe di prodotti.

Ma i clienti dovranno pesare le opzioni e scavare più profondo nei dettagli. Non è facile quanto suona. (da Mark LaPedus)