Notizie

Il Dott. Jianying Peng si è laureato dall'università di Zhejiang ed è attualmente il presidente esecutivo della tecnologia di Xinlai. È pricipalmente responsabile della R & S e della gestione del mercato delle unità di elaborazione di RISC-V e di altri prodotti relativi. Ha molti anni di esperienza di lavoro relativa alla progettazione dell'unità di elaborazione. Ha usato per essere il responsabile senior di R & S dell'unità di elaborazione dell'ARCO di Synopsys ed ha stabilito il centro di R & S della Cina dell'ARCO ed il responsabile di R & S del dipartimento del CPU del BRACCIO di meraviglia.

1. Che cosa sono i fattori principali da considerare quando fa la pianificazione di progettazione del SoC

Come fornitore del IP del CPU, abbiamo osservato dai clienti differenti che pricipalmente considerano i seguenti fattori principali quando fanno pianificazione di progettazione del SoC:

●Definizione del prodotto ed indicatori tecnici chiave: I clienti generali hanno mirato ai mercati di obiettivo e scenari dell'applicazione, definizioni del prodotto così iniziali sono relativamente chiari, quale la prestazione del CPU (frequenza, DMIPS/CoreMark ed altre valutazioni del test di base) saranno chiari requisiti di portata, lista dell'altro IP periferico richiesto e frequenza, area e consumo di energia del chip globale.

●Caratteristiche dell'hardware ed architettura globale: Una volta che la definizione del prodotto è determinata, il punto seguente è di dividere le funzioni dell'hardware e del software, determinare le caratteristiche del modulo di hardware e l'architettura globale del SoC (struttura del bus principale). Determini l'intera architettura del SoC con le applicazioni specifiche e la valutazione di algoritmo, compresi la struttura del bus, il numero ed il collegamento di master/slave, la struttura di stoccaggio e le caratteristiche specifiche dei moduli chiave del IP. Prenda il CPU come esempio, voi hanno bisogno delle unità di elaborazione quali DSP e FPU; struttura di stoccaggio (ICache/DCache, istruzione SRAM raccordato strettamente del su chip, dati SRAM raccordato strettamente del su chip) e capacità e la struttura richiesta del bus di sistema.

●Abitudini di ecologia e dell'utente del software: Le abitudini dell'ecologia e dell'utente del software sono invisibili ed intangibili, ma sono essenziali a progettazione del SoC. Ambiente di sviluppo di software (ido, SDK, ecc.), catena di base dello strumento (compilatore, debugger, ecc.), supporto sistema di funzionamento… Questi tutti sono collegati con l'efficienza e le abitudini di sviluppo di software dei clienti terminali del chip.

●Redditività completa di tempo, di manodopera e di costi di immobilizzo: L'alta redditività è una condizione necessaria per il successo dei clienti commerciali. Ognuno spera di completare la progettazione e la verifica del software e dell'hardware del SoC nel tempo di scarsità e con la meno quantità di manodopera. Naturalmente, inoltre sperano che i costi del IP, tapeouts successivi, imballanti e verificanti i costi siano la maggior parte dei prezzi ragionevoli.

Naturalmente, la priorità o il peso di questi fattori sarà differente per ogni cliente. Dalla sua istituzione 2 anni fa, la tecnologia di Xinlai ha testimoniato l'atterraggio della RISC-v in Cina. Inizialmente, per il RISC-V emergente, la maggior parte delle società di progettazione del SoC hanno tenuto un attendismo a causa dell'ecologia del software e delle abitudini dell'utente. Con lo sviluppo vigoroso di intero ecosistema dell'hardware e del software di RISC-V, ora vediamo sempre più i clienti cominciare scegliere RISC-V a causa dei vantaggi della redditività, delle definizioni del prodotto differenziate e della scalabilità flessibile.

2. Che cosa sono i criteri principali basati sulla corrente principale corrente SoC quando sceglie il IP del centro dell'unità di elaborazione? Come raggiungere progettazione differenziata?

Ci sono effettivamente determinate norme unificate per la selezione del IP dell'unità di elaborazione durante la progettazione del SoC, quali gli indicatori di hardware, gli indicatori del software, la stabilità ed il prezzo.

Gli indicatori di hardware pricipalmente includono:

●Nell'ambito di un processo specifico, di una frequenza, di un'area, dei requisiti di parametro del consumo di energia e delle valutazioni del test tipiche del punto di riferimento del CPU (DMIPS, CoreMark, ecc.);

●Combinazioni differenti dell'insieme delle istruzioni, quali insieme delle istruzioni di 32 bit di RISC-V o di 64 bit di RISC-V, DSP, singolo e FPU a precisione doppia, ecc.;

●Struttura e dimensione dell'unità di stoccaggio;

●Il numero e la priorità delle interruzioni, della velocità di risposta, ecc.;

●Rapporto di sostegno del tipo e di frequenza di clock dell'interfaccia bus, ecc.

Gli indicatori del software pricipalmente includono:

●Ambiente di sviluppo di software e piattaforma perfetti di sviluppo (ido, SDK, ecc.);

●Catena matura e stabile dello strumento (compilatore, emulatore, debugger, ecc.);

●Interfaccia di software standard e biblioteca di software ricca di algoritmo, ecc.;

●Software support di terzi amichevole ((Segger, IAR, Lauterbach, ecc.);

●Supporto sistema di funzionamento della corrente principale (RTOS, Linux, ecc.).

La stabilità è pricipalmente perché il IP del CPU deve completamente essere verificato e deve avere robustezza sufficiente sui processi e sulle piattaforme differenti della prova. Il prezzo pricipalmente include le tasse di autorizzazione e supporto e costi di mantenimento successivi.

Come fornire ai clienti le progettazioni competitive e differenziate? Ciò è stata sempre la direzione in cui la tecnologia di Xinlai è esplorante e lavorante duro. Attualmente, pricipalmente consideriamo i seguenti aspetti:

1) IP altamente configurabile dell'unità di elaborazione

Tutto il CPU IPS del centro RISC-V comprende una ricchezza delle opzioni configurabili. I clienti possono configurare i loro parametri richiesti attraverso un'interfaccia grafica per soddisfare i requisiti prestazionali senza sprecare le risorse supplementari, quale il numero delle interruzioni e priorità, dimensione di ICache/DCache, avete bisogno dell'istruzione del su chip e dati SRAM, il numero dei cicli di moltiplicazione, ecc. Poi generi il codice richiesto.

2) La scalabilità dell'insieme delle istruzioni di RISC-V (istruzioni definite dall'utente)

Nella definizione dell'insieme delle istruzioni di RISC-V, la parte dello spazio di codifica è stata riservata per le istruzioni definite dall'utente e la tecnologia dei nuclei fornisce (una soluzione PIACEVOLE di estensione di estensione dell'Co-unità di istruzione dei nuclei). Il cliente analizza gli algoritmi che richiedono l'accelerazione dell'hardware e definisce le istruzioni corrispondenti secondo l'applicazione in un campo specifico. Sulla base del centro del microkernel dell'unità di elaborazione di RISC-V, l'interfaccia PIACEVOLE è riservata realizzare l'unità di accelerazione per il campo specifico. L'unità di accelerazione può dividere lo stoccaggio ed altre risorse con il microkernel dell'unità di elaborazione, che può notevolmente migliorare l'indice di efficienza elettrica e può anche aiutare rapidamente i clienti a sviluppare i prodotti con le architetture differenziate per i campi specifici.

3) Modulo di accelerazione dell'hardware per le suddivisioni

Per le progettazioni del SoC in determinate suddivisioni, Sina Technology inoltre fornisce le soluzioni flessibili differenti di accelerazione dell'hardware, quali i moduli di potenziamento di sicurezza fisica dell'unità di elaborazione, il lockstep dual core, i moduli di vettore, i moduli di NPU, ecc.

3. Che nuove tecnologie e tendenze relative dell'applicazione al campo di progettazione del SoC valga la pena di prestare attenzione?

Con l'arrivo del 5G e dell'era di AIoT, gli scenari sempre più intelligenti dell'applicazione nascono e c'è inoltre una tendenza «dell'applicazione e della progettazione software-definita del SoC del chip», che inoltre presenta i nuovi requisiti della ripetizione rapida del prodotto. Ciò significa che bisogni di progettazione del SoC:

●Risolva i problemi degli scenari pratici specifici più efficacemente

●Velocità più veloce di risposta del mercato

●Con i vantaggi di differenziazione e di costo della caratteristica

Penso che la progettazione corrente del SoC pricipalmente abbia le seguenti correnti principali:

●DSA (architettura specifica del dominio o acceleratore specifico del dominio), un acceleratore del coprocessore per le applicazioni particolari

Lo scopo di DSA è di migliorare l'indice di efficienza elettrica di computazione, in modo da può incontrare meglio la differenziazione, la sicurezza e la tempestività di progettazione del SoC al mercato. Come raggiungere questo scopo? Uno dei concetti del centro «sta specializzandosi nell'industria tecnica». Nel giacimento dell'hardware, l'hardware dedicato è utilizzato per soddisfare le esigenze dei campi specifici. Ma questo è differente dall'hardware generale di ASIC. Il DSA deve soddisfare le esigenze di un campo e risolvere un tipo di problema piuttosto che un singolo problema, in modo da può raggiungere un equilibrio della flessibilità e della specificità. Per quanto il campo dell'unità di elaborazione, il DSA può essere interpretato come acceleratore specifico del dominio, cioè, basato sull'elaborazione generale, un acceleratore per determinati campi è espanto per migliorare l'efficienza di soluzione dei problemi in questo campo.

●piattaforma di progettazione del SoC della Interamente pila

La piattaforma di progettazione del SoC della interamente pila può notevolmente ridurre il ciclo di progettazione del SoC ed il costo tradizionali di progettazione. La piattaforma del SoC della un-fermata può fornire una soluzione globale per il software del SoC e la progettazione di hardware, generalmente compreso il IP comune di base, l'architettura del SoC, le cause, il sistema operativo, i driver di software, le biblioteche di algoritmo, gli strumenti di sviluppo ed altri moduli richiesti per progettazione del SoC. Attualmente, la tecnologia singolare ha lanciato una soluzione del IP della interamente pila basata sull'unità di elaborazione del RISC-V del singolare per MCU, AIoT ed altri campi dell'applicazione, compreso un modello globale pre-integrato del SoC (biblioteca di base compresa del IP del singolare, interfaccia del IP e struttura unificata del bus, ecc.), driver dell'hardware e del software, biblioteca di algoritmo di NMSIS, completamente ha trapiantato gli esempi del sistema operativo e IDE/SDK ed altri ambienti di sviluppo di Corelay il proprio. Lasci i clienti assicurare la personalizzazione su richiesta nella progettazione del SoC, non sprechi le risorse, non aiuti i clienti a ridurre l'investimento di R & S e migliorano l'efficienza e la qualità di R & S.

●nuovo modo di multiplazione del IP di chiplet

Nell'era della legge del post-Moore, l'integrazione del chip sta ottenendo più su e più alto e la progettazione del SoC sta essendo sempre più complicata. Per ridurre l'intero ciclo di progettazione del SoC del chip ed il costo di realizzazione totale, il modo di Chiplet si è trasformato in in una tendenza popolare. Chiplet è realmente un dado con determinate funzioni. Sulla base del modello di Chiplet, in primo luogo decomponga le funzioni complesse che devono essere implementate, quindi per sviluppare o riutilizzare i dadi attuali con differenti nodi di processo, materiali differenti e funzioni differenti ed infine formare un chip completo con tecnologia d'imballaggio della sorsata (sistema in pacchetto). Così Chiplet è una nuova multiplazione del IP modo-fornita sotto forma di chip muore.

Oltre a risolvere il problema di cattivo allineamento dei circuiti digitali e dei circuiti di interfaccia o analogici sui nodi trattati, Chiplet può anche fornire la maggior flessibilità nella progettazione del SoC. Per esempio, progettazioni di qualche SoC hanno requisiti differenti del numero delle interfacce o dei canali analogici negli scenari differenti. Se tutte sono integrate su un dado, mancano della flessibilità ed è difficile da raggiungere la prestazione ottimale, la funzione e l'area (anche conosciute come PPA). Chiplet migliora risolve il problema della flessibilità negli scenari con digitale e analogico. Naturalmente, il chiplet inoltre affronta molte sfide, quale la normalizzazione dell'interfaccia ed il gran quantità dei dati fra le interfacce causa l'assorbimento di corrente di alto potere causato tramite il collegamento fra i dadi ed i dadi. Ed altre edizioni.

4. Che sfide fa il SoC corrente il fronte di progettazione in termini di prestazione, consumo di energia e dimensione? Che cosa è la soluzione?

Con il rallentamento della legge di Moore, il costo di tecnologia avanzata (28nm->22nm->14nm->7nm->5nm) continua ad aumentare, progettazione del SoC può più non sperare soltanto che il nodo trattato si restringa per soddisfare le richieste di dimensione della prestazione, di funzione e di area.

Nella progettazione del SoC, la prestazione, la funzione e l'area non sono soddisfatte spesso allo stesso tempo e possiamo provare soltanto a raggiungere un compromesso perfetto. Per esempio, le tecnologie a bassa potenza quale l'orologio che Gating, potere che Gating ed i dominii multipli di potere sono usati senza colpire la prestazione, ma il costo è che l'area sarà più grande. Di conseguenza, la strategia di compromesso di PPA non ha una norma coerente, ma un'analisi specifica basata sull'applicazione reale.

Di conseguenza, penso che progettazione del SoC possa essere progettato soltanto a richiesta e la sfida di PPA può essere risolta meglio una volta appropriata. Naturalmente, questa progettazione su richiesta pricipalmente è riflessa nei punti di sostegno di riutilizzazione del IP detti precedentemente:

●I parametri IP-differenti del IP di multiplazione altamente configurabile possono essere configurati flessibilmente secondo i requisiti di PPA, senza sprecare l'area ed il consumo di energia nell'ambito dei locali di riunione della prestazione;

●progettazione chesi concilia ai requisiti di PPA, del SOC della Interamente pila potete selezionare flessibilmente i moduli richiesti del IP ed usate un'interfaccia unificata del IP per ridurre l'area ed il consumo di energia di collegamento del IP; fornisca una soluzione globale per software e l'hardware e più ulteriormente migliorare la progettazione di coordinazione dell'hardware e del software, divisione di funzione è ragionevole, riduce la complessità di progettazione di hardware, ecc.

5. Che cosa è la differenza fra i requisiti di progettazione del SoC in Internet delle cose ed i giacimenti di calcolo del bordo e la computazione mobile/personal computer? Come scegliere il giusto centro dell'unità di elaborazione?

Dai personal computer alla computazione mobile (telefoni cellulari), la progettazione del SOC del chip (sviluppo compreso dell'unità di elaborazione) impulso dalle singole applicazioni e dai prodotti chiave. Attualmente, con 5G, AIoT, la computazione del bordo ed altri scenari dell'applicazione fiorire e non ci sono standard industriali e specifiche precisi, gli scenari dell'applicazione sono differenziati, la richiesta è spezzettata, la singola richiesta del prodotto è moderata e la ripetizione dell'innovazione diventa più velocemente. C'è inoltre un'esigenza della risposta più veloce del mercato. Di conseguenza, la personalizzazione di progettazione del SoC del chip si è trasformata in in una tendenza. Poichè l'intero cervello di controllo del SoC, dell'unità di elaborazione, oltre agli indicatori di hardware tradizionali di PPA, catena di base completa del software tool e l'ecologia, è più importante alla flessibilità ed alla scalabilità dell'unità di elaborazione incontrare la differenziazione e la diversificazione. Progettazione e l'istituzione degli ostacoli tecnici.

Il BRACCIO non presenta i vantaggi ecologici assoluti in questi campi di emergenza. Di conseguenza, RISC-V, che è aperto e presenta i vantaggi tecnici quali semplicità, basso consumo energetico, modularità e scalabilità, prometterà nei campi di AIoT e computazione e scenari del bordo che richiedono la personalizzazione.

Oltre alla flessibilità tecnica, RISC-V può anche portare i vantaggi costati significativi a AIoT, alla computazione del bordo e ad altri campi. La ricerca di Semico, un'organizzazione dell'analisi di mercato internazionale, ha precisato nel suo rapporto nominato «analisi di mercato di RISC-V: I mercati emergenti» che è stimato che da ora al 2025, il mercato consumi complessivamente 62,4 miliardo centri del CPU di RISC-V e la Cina avranno il più grande spazio del mercato del mondo.