Invia messaggio

Notizie

March 11, 2021

Più dati, più problemi di Memoria-rappresentazione in scala

Le memorie di tutti i tipi stanno affrontando le pressioni mentre le richieste si sviluppano affinchè maggior capacità, le velocità più a basso costo e più veloci ed il potere più basso trattino l'assalto violento di nuovi dati che sono generati giornalmente. Se è tipi affermati di memoria o approcci novelli, il lavoro continuato è richiesto per continuare riportare in scala muoversi in avanti come nostra esigenza della memoria si sviluppa ad un ritmo accelerato.

«I dati sono la nuova economia di questo mondo,» ha detto il Naga Chandrasekaran, vice presidente senior di sviluppo tecnologico al micron in una presentazione plenaria alla conferenza recente di IEDM.

Chandrasekaran ha fornito alcuni esempi che illustrano l'esplosione nei dati. Per la sanità da solo, l'industria ha generato 153 exabytes dei dati nel 2013, un numero che probabilmente si è sviluppato entro 15 volte nel 2020. C'inoltre sono 10 miliardo dispositivi mobili in uso, di cui ciascuno genereranno, immagazzineranno, divideranno e scorreranno i nuovi insiemi di dati. Su scala globale, la somma totale di dati che sono generati ogni giorno è da qualche parte sull'ordine di 2,5 byte del quintillion ed il numero sta aumentando rapidamente.

Questa onda dei dati era un grande driver dietro la crescita dell'industria del chip nel 2020. Al simposio di strategia dell'industria dei semi questa settimana, analisti ha indicato quella come una di grandi sorprese nella crescita continuata dell'industria del chip, malgrado le aspettative che i numeri carro armato dovuto la pandemia.

«La memoria era un elemento importante,» ha detto Mario Morales, vice presidente di programma per permettere alle tecnologie ed ai semiconduttori a IDC. «La memoria ha coltivato 10,8%. Ma il NAND si è sviluppato più di 30%.»

Tutti questi dati richiedono la memoria durante il suo ciclo di vita e la presentazione di IEDM ha presentato tre preoccupazioni primarie per tre categorie di memoria: Flash di NAND, di DRAM e tecnologie emergenti.

Sfide di rappresentazione in scala di DRAM
Il DRAM rimane una componente chiave della maggior parte delle soluzioni. È provato, economico e generalmente affidabile. Ma è inoltre lungi dall'essere perfetto. Le tre edizioni hanno evidenziato all'affare di IEDM con rowhammer, il margine di senso e la pila del portone.

«Dal lato del dispositivo di DRAM con rappresentazione in scala laterale continuata, stiamo affrontando le sfide con il martello di fila, che è un fenomeno ampiamente conosciuto dove, quando una linea di parola è indirizzata continuamente [cioè è sconfitto], tassa tende a accumularsi nei siti della trappola all'interfaccia,» ha detto il Chandrasekaran del micron. «Più successivamente, quando queste spese sono liberate, dovuto andare alla deriva la diffusione, migrano a guadagno in carica vicino di risultati e dei pezzi. Ciò può causare un meccanismo di dato-perdita e può essere una sfida di sicurezza.»

Le spese di spostamento disturbano lentamente il contenuto delle cellule vicine – un po'con ogni accesso. Dopo abbastanza volte in rapida successione, le cellule della vittima possono perdere il loro stato davanti al seguente rinfrescano il ciclo.

Wendy Elsasser, ingegnere distinto al braccio, ha acconsentito. «Il martello di fila rimane un problema di sicurezza significativo ed è stato documentato in carte multiple circa come i pezzi possono lanciare per accedere nelle regioni sicure di memoria,» lei ha detto.

Ciò non è un nuovo problema, ma la domanda fondamentale sta peggiorando con ogni generazione. «Poichè riportiamo in scala il DRAM con rappresentazione in scala planare, l'effetto vicino delle cellule può trasformarsi in in un effetto delle cellule del quasi-vicino e più cellule tendono ad ottenere incastrate,» ha detto Chandrasekaran. «E questo problema sta peggiorando appena mentre continuiamo a riportare in scala i DRAM più sottili.»

Poiché questo è stato un problema provocatorio da eliminare completamente, le soluzioni hanno messo a fuoco su controllo – o pubblicando presto rinfreschi per ristabilire tutte le cellule indebolite o impedire ulteriore accesso dopo un limite è stato raggiunto. JEDEC ha aggiunto alcuni modi e comandi, mettenti a fuoco sia sul chip di DRAM che sul regolatore di DRAM, ma quelle sono diminuzioni, non una soluzione all'edizione di causa di origine.

La logica può aggiungersi al DRAM per individuare gli attacchi possibili ed i creatori del IP di memoria stanno lavorando per costruire nelle più forti protezioni. «Spendiamo la logica dell'hardware per individuare tali accessi e poi dinamico limitiamo l'accesso a quelle file,» abbiamo notato Vadhiraj Sankaranarayanan, direttore di marketing tecnico senior a Synopsys. «Ma non è quello prestazione-efficace. Un'alternativa sarebbe dinamico di rinfrescare le file adiacente a quelle file che sono sconfitto.»

Per le ragioni di potere e della prestazione, alcuna della responsabilità della rilevazione degli attacchi è stata messa nel regolatore. «Ci sono varie tecniche che possono essere impiegate nel regolatore, perché il regolatore è quello che orchestra il traffico che passa al canale,» Sankaranarayanan hanno aggiunto.

Quanto alla causa di origine, gli sforzi tecnici di cellula-miglioramento continuano, ma le cellule sempre più strette rendono questo una sfida continua — particolarmente una volta accoppiato con la necessità di tenere gli estrusi ragionevoli e di minimizzare qualsiasi costi supplementari dei materiali o di elaborazione.

La sfida seguente quando riporta in scala il DRAM comprende restringere il margine dell'senso-amplificatore. «Il margine di senso si ridurrà quando diminuzioni di capacità delle cellule, moventi noi per aumentare l'allungamento e per introdurre i nuovi materiali,» ha detto Chandrasekaran. «Ma anche con il materiale dielettrico più ideale – un intercapedine, – delle le caratteristiche linei del pezzo capacità/della resistenza saranno sfidate come riportiamo in scala, perché non c'è quasi spazio fra due linee pungenti. E questo limita che materiali dielettrici possiamo mettere dentro e finalmente sfidiamo il nostro margine di senso.»

Inoltre, i più piccoli transistor stanno conducendo indirettamente al margine riduttore di senso. «Mentre l'area del transistor degli amplificatori di senso ottiene riduttrice in moda da poterci migliorare noi l'efficienza di matrice, la variazione di soglia-tensione aumenterà,» ha detto. Ciò è una sfida particolare per i circuiti analogici e richiederà il lavoro continuato per la rappresentazione in scala continuata.

Riportando in scala con la pila a basso costo tradizionale del portone del DRAM inoltre sta imbattendosi nel potere ed i problemi di prestazioni. «Un portone ad alto rendimento del policristallino-silicio di CMOS con la tecnologia dell'portone-ossido del oxynitride del silicio è stato la corrente principale nell'industria di DRAM per le decadi,» ha detto Chandrasekaran. «È ben nota ed è una soluzione costata molto buona. Tuttavia, sta affrontando parecchie sfide nella riunione ha richiesto la fine nastro (spessore equivalente dell'ossido) che riporta in scala per incontrare il potere e la prestazione.»

Una soluzione alternativa è l'ossido del portone ed il metallo-portone alti--K CMOS. Entrambe tecnologie sono state comuni nel mondo della tecnologia di logica e sono un'opzione attraente per rappresentazione in scala di CMOS di memoria. Ciò inoltre fornirà il migliore azionamento, la meno variazione e le caratteristiche di corrispondenza del transistor.

Ma non è appena una cosa facile dei processi di commutazione. L'adozione di questa tecnologia nella memoria richiederà il dispositivo attento che costruisce per permettere ai dispositivi del bordo e di periferia e per avere buona compatibilità con integrazione di matrice. E tutto il questo deve accadere mentre tiene l'accessibilità desiderata del DRAM.

sfide di rappresentazione in scala istantanee 3D
Il movimento da planare a 3D ha impilato la memoria flash di NAND ha, per il momento, ha alleviato l'emissione di avere troppo pochi elettroni immagazzinati aumentando la dimensione delle cellule nel nuovo orientamento. Ma come il numero degli aumenti di strati — già nelle centinaia — i transistor correnti e integrati della corda di CMOS e la robustezza fisica avranno bisogno dell'attenzione.

La corrente della corda sta diminuendo mentre la corda diventa più lungamente. «Aumentare la rappresentazione in scala verticale definitivamente sfiderà per mettere insieme corrente e rendere operazione di percezione più difficile,» ha detto Chandrasekaran. La corrente della corda deve attraversare interamente il modo giù through gli strati e poi sostenere ancora. Più strati, il più lungo ed il più resistente questo percorso è, abbassando la corrente.

Una sfida particolare è il fatto che il materiale del canale è polisiliconico, con mobilità riduttrice e una forte dipendenza dalla granulometria e dalla densità della trappola. «Controllare la granulometria in queste strutture di rapporto di alto-aspetto è una sfida importante. I modi così nuovi del deposito e del trattamento sono richiesti,» ha detto Chandrasekaran.

Alternativamente, i nuovi materiali possono contribuire a tenere intatto corrente della corda. «Ci sono parecchi nuovi materiali che inoltre stanno considerandi come materiali del canale alternativo, che probabilmente miglioreranno la corrente della corda,» lui hanno detto. «Ma inoltre forniscono le nuove sfide in termini di meccanismi dell'affidabilità e caratteristiche stesso delle cellule.»

Avanzi la rappresentazione in scala del passo di riga (che è verticale) anche può aiutare, ma riduce la dimensione della cella, spost indietroare in direzione della conservazione dei troppo pochi elettroni. Ciò colpirà finalmente un limite e diminuirà il vantaggio di più grande dimensione delle cellule in 3D NAND se del il passo linea della parola continua a riportare in scala. «A lungo termine, non avrete abbastanza spazio per la cella ed affronteremo le stesse sfide di NAND planare con gli effetti dell'poco-elettrone,» ha detto.

Nel frattempo, c'è un'esigenza alla transizione al CMOS più avanzato che elabora dei circuiti periferici in modo che per continuare con potere e la prestazione richiesti. Ciò echeggia la necessità di muoversi verso i portoni alti--Κ in DRAM – portare del metallo l'esigenza del dispositivo attento che costruisce per soddisfare le richieste sia delle cellule di memoria che della logica.

E per concludere, mentre più strati si aggiungono, si trasforma in in una sfida per tenere il dado abbastanza leggermente per le applicazioni di basso profilo come i telefoni cellulari – mentre mantiene abbastanza silicio in serie per il trattamento robusto. «Sopra le parecchie generazioni seguenti, per soddisfare le richieste del pacchetto e di fattore forma delle soluzioni mobili, lo spessore dei dispositivi attivi sopra il silicio sarà superiore allo spessore stesso del silicio,» ha detto Chandrasekaran. «Crea le nuove sfide di trattamento posteriori e la distorsione del wafer si trasforma in in una grande edizione. Muore la forza e la manipolazione dei wafer sta andando essere una nuova sfida che determina il nostro sviluppo tecnologico posteriore dell'attrezzatura.»

Sfide emergenti di memoria
Le numerose tecnologie stanno rivaleggiando per essere la memoria non volatile principale seguente. Questi includono la memoria del fase-cambiamento (PCRAM), RAM resistente (RRAM/ReRAM), RAM magnetoresistente (MRAM) e, più presto nel processo di sviluppo, in RAM ferroelettrico (FeRAM) e nell'correlare-elettrone RAM (CERAM). Mentre PCRAM ha colpito la produzione nelle memorie dell'incrocio di Intel e STT-MRAM sta vedendo l'integrazione aumentata, nessuno di queste tecnologie possono oggi reclamare il manto solo di grande cosa seguente. Le sfide principali in gran parte si riferiscono all'affidabilità ed all'uso di nuovi materiali.

MRAM è uno dei debuttanti più promettenti in questa corsa. «MRAM è un tipo di memoria che usa gli stati magnetici dei materiali per memorizzare le informazioni, che sono molto differenti alle dalle memorie basate a tassa quali il DRAM ed il flash,» ha spiegato Meng Zhu, responsabile di marketing di prodotto a KLA. Mentre quello può suonare semplice, MRAMs è inoltre più difficile da costruire che le memorie attuali dovuto gli strati sottili ed i materiali differenti utilizzati in quegli strati.

Inoltre, PCRAM conta sui chalcogenides per la sua cellula. RRAMs dipende da un materiale isolante sottile. E FeRAM ha bisogno dei materiali che possono commutare in uno stato ferroelettrico. CERAM è abbastanza presto in via di sviluppo che la sua composizione non è ancora affermata, ma i nuovi materiali e l'assemblea delicata sono probabili.

La domanda per tutti questi nuovi tipi di memoria è come sosterranno col passare del tempo e sopra milioni di operazioni letturi /scritturi. «Molte delle soluzioni emergenti principali di memoria affrontano le nuove sfide del affidabilità-meccanismo che devono essere capite,» hanno detto Chandrasekaran.

MRAM, più lontano avanti che alcune delle altre tecnologie, fornisce un buon esempio dei generi di dettagli che importano. «Il meccanismo principale di ripartizione per MRAM è l'usura-fuori della sua barriera sottile del MgO,» Zhu ha detto. «Quando la barriera ha i difetti, quali i fori di spillo o i punti deboli materiali, la resistenza della giunzione possono diminuire gradualmente col passare del tempo e possono anche condurre ad un calo improvviso nella resistenza (ripartizione).»

Gli altri tipi di memoria hanno ancora identificare e dirigere i loro propri meccanismi dell'affidabilità. Le domande della conservazione di dati e di resistenza persistono e l'evoluzione della resistenza delle cellule è col passare del tempo di importanza critica – particolarmente quando le cellule sono considerate per uso nelle memorie analogiche per le applicazioni come la in-memoria che computa per l'apprendimento automatico.

Per aggiungere alle sfide, molte di queste cellule di memoria novelle sono sensibili alla temperatura ed i loro materiali non possono interagire bene con alcuni dei gas affermati e di altri prodotti chimici utilizzati tradizionalmente nel processo a semiconduttore.

«La maggior parte dei materiali utilizzati in queste soluzioni avanzate di memoria sono la temperatura e prodotto sensibile,» ha detto Chandrasekaran. «Questo richiede l'introduzione di elaborazione a bassa temperatura e di controllo ambientale nei nostri fabs ed inoltre limita l'uso dei gas e dei prodotti chimici ben noti perché tendono a reagire con i materiali delle cellule ed a colpire la loro prestazione. Tali limitazioni non solo lo renderanno difficile elaborare questi materiali, ma inoltre aggiungono più costo.» La definizione del flusso che entrambi gli usi insufficiente le temperature ed impedisce la degradazione chimica delle cellule sarà necessaria affinchè queste memorie entri nella corrente principale.

Mentre la lista delle sfide presentate a IEDM è in nessun caso esauriente, presenta l'industria con una collezione di miglioramenti stimolanti che devono essere apportati per continuare riportare in scala ad un passo che può continuare con i requisiti di sistema evolventesi. Più dati richiedono l'elaborazione e più memoria e ci sono lotti dei modi affrontare questa edizione. Ma nessun approccio risolverà tutti i problemi e come più dati sono generati e più tipi di memorie sono introdotti, ci saranno problemi supplementari che nemmeno sono stati scoperti ancora. Da Bryon Moyer

Dettagli di contatto