Notizie

HOREXS è uno del manfuacturer famoso del PWB del substrato di IC in CINA, quasi del PWB sta usando per il pacchetto di IC/Storage IC/la prova, assemblea di IC, quale MEMS, EMMC, MCP, RDT, DRAM, UFS, MEMORIA, SSD, CMOS, così via. Quale era fabbricazione professionale del PWB finita 0.1-0.4mm FR4!

I dispositivi di memoria semi conduttrice sono disponibili in un'ampia varietà di stili del imballaggio di serie che hanno in comune con altri dispositivi a semiconduttore, compreso la IMMERSIONE, TSSOP, DFN, WLCSP e molti altri. Ed i vari pacchetti sono offerti in di plastica, in di vetro, in ceramico e metallo che contiene uno o più dispositivi. Sono inoltre disponibili in pacchetti chiusi ermeticamente e pacchetti non ermetici. Nel caso dei dispositivi di memoria, tuttavia, parecchi tipi di configurazioni caratteristiche dell'applicazione del pacchetto sono stati sviluppati, come descritto qui sotto.

DIMM, SO-DIMM, MicroDIMM e NVDIMMs

La memoria è disponibile in varie forme del modulo con 72 perni - 200 perni. Le forme comuni includono i moduli in-linea doppi di memoria (DIMMs), i moduli in-linea doppi di memoria del piccolo profilo (SO-DIMMS) e MicroDIMMs. SO-DIMMs è circa mezzo la dimensione del DIMMs corrispondente ed è progettato per uso in dispositivi portatili quali i computer portatili. Un modulo di MicroDIMM ha un più piccoli profilo e spessore che i moduli standard di SO-DIMM. MicroDIMMs è progettato per i dispositivi mobili ed i taccuini leggeri esili ed eccellenti.

Certe forme di memoria persistente sono offerte in un pacchetto del modulo basato su NVDIMMs. Offerte NVDIMMs del micron che funzionano nelle scanalature di memoria di DRAM dei server per trattare i dati critici alle velocità di DRAM. In caso di interruzione di corrente o guasto del sistema, un regolatore a bordo trasferisce i dati memorizzati in DRAM alla memoria non volatile a bordo, quindi conservante i dati che sarebbero persi altrimenti. Quando la stabilità di sistema è ristabilita, il regolatore trasferisce i dati dal NAND di nuovo al DRAM, permettendo che l'applicazione prenda dove ha terminato efficientemente.

memoria 3D

Intel ed il micron hanno co-sviluppato una tecnologia di memoria 3D hanno usato per fornire la memoria persistente. Optane chiamato da Intel e 3D XPoint™ dal micron, questa tecnologia impila le griglie di memoria in una matrice tridimensionale. Questa architettura migliora la densità, aumenta la prestazione e fornisce la persistenza. Permette a come il DRAM (l'indirizzabilità di byte, alta resistenza, scrive sul posto) o lo stoccaggio tradizionale (l'indirizzabilità, persistenza del blocco), secondo il caso di uso della configurazione del prodotto.

L'alta memoria di larghezza di banda (HBM) è una struttura dimensionale di 3 SDRAM sviluppata per uso con gli acceleratori grafici, i dispositivi di rete ed il computer a alto rendimento ad alto rendimento. È una struttura dell'interfaccia per 3D-stacked SDRAM da Samsung, da AMD e da SK Hynix. JEDEC ha adottato HBM come standard industriale nell'ottobre 2013. La seconda generazione, HBM2, è stata accettata da JEDEC nel gennaio 2016.

Secondo AMD, sebbene queste pile di HBM non siano integrate fisicamente con il CPU o il GPU, sono collegate così molto attentamente e rapidamente tramite interposizione che le caratteristiche di HBM sono quasi indistinguibili da RAM integrato su chip. E HBM risistema l'orologio su efficienza energetica di memoria, offrente a >3X la larghezza di banda per watt di GDDR5. Oltre la prestazione e l'efficienza energetica, HBM inoltre risparmia lo spazio del sistema. Confrontato a GDDR5, HBM può misura la stessa quantità di memoria in 94% meno spazio.

Pacchetto sul pacchetto

Un predecessore alle strutture di memoria 3D, pacchetto sulla tecnologia del pacchetto (schiocco) è una tecnica che combina verticalmente i pacchetti discreti di matrice di griglia della palla di memoria e di logica (BGA). Mentre le odierne tecnologie di memoria 3D sono sistemi ad alto rendimento puntati su, lo schiocco è stato sviluppato inizialmente per uso in dispositivi di piccolo-formato e del cellulare. Come conseguenza delle sfide termiche della gestione con lo schiocco, le pile di più di due dispositivi non sono comuni. La pila può consistere di parecchi dispositivi di memoria, o di una combinazione di memoria e di unità di elaborazione.

[Nessun testo dell'alt preveduto per questa immagine]

L'assemblea di schiocco è effettuata il più comunemente facendo uso di un processo NO--pulito stampando la pasta della lega per saldatura sul substrato e disponendo il chip di logica nella pasta. Il pacchetto di memoria poi neanche è immerso in una pasta speciale-progettata di cambiamento continuo o della lega per saldatura di schiocco ed è disposto sopra il chip di logica. L'intera assemblea poi reflowed.

Memoria inclusa

La memoria integrata del su chip si riferisce a come memoria inclusa. Può essere usata per la memoria cache ed altre funzioni e può essere compresa le varie tecnologie di memoria, compreso RAM, ROM, flash, EEPROM, ecc. Direttamente supporta l'operazione delle funzioni di logica sul chip. La memoria inclusa ad alto rendimento è un elemento critico in dispositivi di VLSI, compreso le unità di elaborazione standard ed i CI su ordinazione. Includere la memoria su ASIC o sull'unità di elaborazione tiene conto i bus molto più ampi e le più alte velocità di operazione. Nel caso delle applicazioni elettrico consapevoli quali i wearables o i sensori senza fili di IoT, la memoria inclusa può essere usata per ridurre dinamicamente il consumo di energia controllando le velocità di trasferimento dei dati basate sulle circostanze in tempo reale.