Notizie

Alla conferenza avanzata della litografia di SPIE tenuta nel febbraio 2021, Regina Pendulum dei materiali applicati ha pronunciato un discorso intitolato «di ingegneria materiale livella del modulo per la rappresentazione in scala continuata di DRAM». Nel discorso, Regina ha sottolineato che il restringimento del DRAM sta rallentando e le nuove soluzioni sono necessarie continuare ad aumentare la densità, secondo le indicazioni di figura 1.

Figura 1. tendenze di nodo di DRAM e di densità pungente.

Secondo la loro introduzione, la miniaturizzazione del DRAM ha introdotto molte sfide:

Modellare-come creare i modelli sempre più densi.

Condensatore-evolva da un cilindro ad una struttura colonnare, richiedente un alto allungamento di essere modellato.

Linea pungente capacità-/della resistenza e linea di parola necessità di aumentare la resistenza/capacità per aumentare la velocità di accesso.

Evoluzione periferica dei transistor- (dei peri) dai portoni del polisiliconico che contengono l'ossido di silicio ai portoni alti--K del metallo (HKMG).

Figura 2. sfida di espansione di DRAM.

Questo articolo metterà a fuoco sul modello e sui condensatori.

Il modello del condensatore recentemente è stato completato dal doppio modello auto-allineato incrocio (XSADP), ma ora sta sviluppando in ancor più incrocio complesso auto-ha allineato il doppio modello ((XSADP) ma ora sta evolvendosi a ancor più complesso: XSAQP). Poichè rivelato da Samsung, un'altra opzione è modello distanziatore-assistito, che può aumentare la densità del foro sulla maschera da un fattore di 3, ma richiede incisione di fare l'uguale di dimensioni del foro. Recentemente, EUV ha cominciato a applicarsi alla produzione del DRAM.

L'autore ha precisato che Samsung sta usando EUV per la provincia di primo livello di 1z DRAM e si pensa che usasse EUV per 1α a più strati DRAM ora. SK Hynix inoltre si pensa che lanci il suo 1α DRAM facendo uso della macchina della litografia di EUV questo anno.

Tuttavia, l'implementazione di EUV per il DRAM affronta le seguenti sfide:

L'uniformità critica locale di dimensione (LCDU), questo cambiamento cambierà la prestazione elettrica ed incidere dell'allungamento.

La dimensione-EUV del foro è sensibile forare la dimensione ed ha una finestra d'elaborazione stretta.

Resista a-EUV leggermente resistono a è molto sottile e deve essere indurito.

L'uso dei depositi sottili può indurirsi per resistere a e l'uso dei depositi spessi può ridurre le dimensioni critiche (CD). Il deposito selettivo spaziale sulla cima del modello può migliorare la linea la rugosità di larghezza della rugosità del bordo (LER) /Line (LWR), che è uno svantaggio significativo nella formazione di modello di EUV. Si veda figura 3.

Calcoli 3. miglioramenti facendo uso di photoresist depositato.

Per rappresentazione in scala di area attiva, EUV ha un problema di difetto sui grandi CD. Invece, potete incidere i piccoli fori e poi usare incisione laterale precisa per aprire la caratteristica in una direzione, quindi riducente la distanza di punta--punta. Questa tecnologia elimina la compensazione fra il CD ed il rendimento e permette agli ovali di avere una più grande area del cuscinetto del contatto, secondo le indicazioni di figura 4.

Figura 4. laterale di precisione che incide per i modelli attivi.

Uno dei problemi principali di EUV è la finestra trattata stretta, che può accettare i difetti casuali accettabili. Incisione direzionale fornisce le manopole supplementari per la progettazione trattata. Se il mezzo della finestra trattata è aperto e gettato un ponte su, potete muoverti verso il lato della finestra con il ponte e poi usate incisione direzionale per rimuovere il ponte, vedete figura 5.

Figura 5. incisione direzionale per eliminare i difetti casuali.

L'odierno limite del passo del condensatore è maggior di 40nm, che è inoltre il limite di EUV per il modello corrente del condensatore. In futuro, i passi più piccoli saranno richiesti e la variabilità trattata deve essere aumentata da più di 30% per raggiungere la rappresentazione in scala, vedono figura 6.

Calcoli che una rappresentazione in scala di 6. condensatori è limitata dai cambiamenti.

La riduzione dello spessore della maschera dura e migliorare l'uniformità incisione sono necessaria tutta da raggiungere questo scopo.

Al giorno d'oggi, il silicio amorfo (un-si) è usato come maschera dura. In futuro, i silici drogati possono fornire la migliore selettività, di modo che le maschere dure più sottili possono essere realizzate, ma produrrà i sottoprodotti che sono difficili da rimuovere. Si veda figura 7.

Figura 7. ha migliorato la maschera dura per rappresentazione in scala del condensatore.

Il problema con i silici drogati per le maschere dure è che richiede incisione speciale ed il processo di prossima generazione usa incisione ad alta temperatura. Il photoresist è usato per modellare la maschera dura dell'ossido; poi la maschera dura verniciata del polisiliconico è modellata facendo uso della maschera dura dell'ossido etcher ad alta temperatura ed infine la maschera dura verniciata del polisiliconico è usata incide il condensatore. La commutazione d'incisione pulsata graduale fra incisione ed i punti del deposito tiene conto uso chimico radicale incisione ad alta velocità dei condensatori, vede figura 8.

Figura 8. prestazione e produttività migliori.

È preveduto che le innovazioni del processo suddette possano raggiungere la rappresentazione in scala continua dell'architettura corrente di DRAM.

Ma dal discorso abbiamo visto che durante 3 - 5 anni, avremo bisogno di nuova architettura di DRAM. Un'opzione interessante in questione è 3D, che cambia il condensatore da una struttura verticale ad una struttura orizzontale impilata.