Invia messaggio

Notizie

March 11, 2021

Apps emergenti e sfide per imballare

L'imballaggio avanzato sta svolgendo un più grande ruolo e sta trasformandosi in in un opzione più realizzabile per elaborare le nuove progettazioni di chip a livello di sistema, ma inoltre presenta i chipmaker con una matrice confusionaria delle opzioni ed a volte di un prezzo da pagare vigoroso.

Automobilistico, server, smartphones ed altri sistemi hanno abbracciato l'imballaggio avanzato in una forma o nell'altra. Per altre applicazioni, è capacità di distruggere più di quanto necessario e un pacchetto più semplice dei prodotti basterà. Eppure, l'imballaggio avanzato è trasformarsi veloce in un'opzione attraente per molti. L'industria sta sviluppando i nuovi form dell'imballaggio avanzato o di miglioramento delle tecnologie attuali per una gamma di applicazioni, quali 5G ed AI.

Ha richiesto gli anni dell'industria per ottenere a questo punto. Montando i dadi in un pacchetto rudimentale è stato possibile per le decadi. Ma come rappresentazione in scala esaurisce il vapore, imballante per aprire un intero nuovo insieme delle opzioni architettoniche a cui può migliorare la prestazione, ridurre il potere ed aggiungono la flessibilità nelle progettazioni sia le personalizzano per i mercati specifici che ridurre il time to market.

Nessuno tipo del pacchetto può soddisfare tutte le esigenze, tuttavia. Ogni applicazione è differente e ciascuna ha suoi propri requisiti unici. In alcuni casi, l'imballaggio avanzato può nemmeno essere la giusta soluzione.

L'ingegneria a semiconduttore ha esaminato i benefici e le sfide dell'imballaggio avanzato in quattro mercati — server, unità in rete, vetri e militare astuto/aerospaziale. Mentre questo è appena un campione delle applicazioni possibili, evidenzia alcuni dei punti principali e le sfide nell'imballaggio del quello chipmaker affronteranno in futuro.

Il mercato d'imballaggio totale di IC ha valso nel 2019 $68 miliardo, secondo Yole Développement. Di quello, l'industria di imballaggio avanzata era nel 2019 $29 miliardo e si pensa che si sviluppi da 6,6% per raggiungere nel 2025 $42 miliardo, secondo Yole.

Server
Tipicamente, avanzare una progettazione avanzata, i creatori del dispositivo contano su rappresentazione in scala del chip. Lo scopo è di imballare più funzioni su un monolitico muore ad ogni nodo di nuovo processo, con un nuovo nodo che srotola approssimativamente ogni 18 - 24 mesi. Ma la rappresentazione in scala sta diventando più difficile e costosa ad ogni nodo ed i benefici di prezzo/prestazione stanno diminuendo. Così mentre riportare in scala continuerà, non tutte le componenti in un sistema riporteranno in scala ugualmente.

«Sta realmente circa per morire l'economia,» ha detto Walter Ng, vice presidente di sviluppo di affari a UMC. «Ai nodi del emorragia-bordo, costi del wafer sono astronomici, così pochi clienti e poche applicazioni possono permettersi di approfittare della tecnologia della trasformazione costosa. Anche per i clienti che possono permettersi il costo, alcuni dei loro estrusi stanno dirigendo su contro la dimensione massima del reticolo. Quello, naturalmente, risultati nelle sfide del rendimento, che poi più ulteriormente esacerba il problema costato. I clienti vogliono una soluzione tecnica ottimizzata, che consegnerà una soluzione più redditizia di affari. Il lasso di tempo che prende per progettare e verificare un grande sistema-su-un-chip (SoC) al bordo d'emorraggia è inoltre una preoccupazione per molti da una prospettiva di time to market.»

Nel mondo del server, questi punti sia a disgregazione — funzioni scaricanti che non richiedono o non traggono giovamento dalla logica digitale più avanzata — così come integrazione eterogenea facendo uso di un'interconnessione ad alta velocità del dado--dado. Ci sono una serie di opzioni disponibili, ma il ronzio corrente è intorno ai chiplets.

In chiplets, un chipmaker può avere un menu dei dadi modulari, o chiplets, in una biblioteca, non che devono essere sviluppati allo stesso nodo trattato. Generalmente, una progettazione che include i chiplets gli somiglia un SoC monolitico, ma costa di meno per svilupparsi.

Ciò tutta suona buona su carta, ma ci sono alcune sfide. «Questo è un ambiente emergente. È un nuovo modello. Ci non sono molte norme quando si tratta delle interfacce. Gli adottanti in anticipo di integrazione di chiplet tendono ad essere società verticalmente integrate che possono controllare tutti elementi di progettazione e specificamente le interfacce,» ha detto Eelco Bergman, direttore senior di sviluppo di affari a ASE, in una presentazione alla conferenza recente IMAPS2020. «Oggi, le progettazioni di chiplet in gran parte saranno determinate da uno sviluppatore del chip, se quello è un IDM o un fornitore fabless. Mentre l'industria si evolve e gli ecosistemi si aprono, vedrete questo cambiamento.»

Altri hanno acconsentito. «Capendo del bus la progettazione e dell'interfaccia spec. sono realmente critiche. Se è una situazione privata, quindi il cliente sta andando chiaramente finire prendendo un ruolo di guida là. Quello sarà per un po di tempo vero,» ha detto Mike Kelly, vice presidente del pacchetto e dell'integrazione avanzati della tecnologia a Amkor, in una presentazione. «Una volta che stabiliamo un posto in cui abbiamo architetture comuni del bus che ognuno capisce e bene è specificato, quindi la progettazione può essere molto flessibile, se è una società verticalmente integrata, IDM o un OSAT per quella materia.»

AMD, Intel ed alcuni altri hanno introdotto le architetture del tipo di chiplet. Per esempio, invece di grande monolitico muore, l'ultima unità di elaborazione che del server di AMD la linea integra i più piccoli dadi in un modulo, a volte ha chiamato un modulo del multi-chip (MCM). I chip sono collegati facendo uso di un'interconnessione del dado--dado.

Riferito a come 2D progettazione di chiplet, il MCM di AMD comprende un ingresso/uscita integrato ed il regolatore di memoria muore basato su un processo 14nm. Quel muoia è situato nel mezzo. L'unità di elaborazione otto 7nm muore inoltre è incorporata nel MCM. Quattro che l'unità di elaborazione muore sono situati da ogni lato dell'ingresso/uscita muoiono.

ultime notizie sull'azienda Apps emergenti e sfide per imballare  0

Fig. 1: Il processo di server del EPYC di AMD con 8 dadi del centro e 1 ingresso/uscita muoiono fonte: AMD

Per le sue linee dell'unità di elaborazione del server, AMD si è mosso verso un approccio del tipo di chiplet per parecchie ragioni. «per continuare la tendenza richiesta della prestazione della prestazione 2X ogni due anni, stiamo andando avere bisogno dei chiplets non solo di permettere a più transistor a migliore rendimento, ma ridurre la somma totale di silicio di avanzato-nodo,» ha detto Bryan Black, un membro anziano ad AMD, in una presentazione.

Andando in avanti, AMD progetta di ampliare i suoi sforzi di MCM sulla parte anteriore dell'unità di elaborazione del server. Inoltre progetta di sviluppare i chiplets facendo uso di 3D che impila le tecniche. «Mentre entriamo in 3D che impila, stiamo andando esacerbare tutte queste sfide che stiamo lavorando sopra nel 2D,» Black abbiamo detto.

Sia i 2D che le progettazioni di chiplet 3D-based hanno molte delle stesse sfide. «Chiplets non è libero,» Black ha detto. «Hanno un costo connesso con loro, sia in un costo d'imballaggio che in un incremento del costo di area utile. Non possiamo prendere una componente monolitica con area 2X e dividerla in due più piccoli muoia che sono appena 1X area ciascuno. Ci sono le spese generali quando comunica fra i due come pure logica supplementare di potere, logica supplementare della coerenza, comandi di sincronizzazione supplementari e come pure comandi efficienti della prova. Abbiamo una tonnellata di logica di controllo extra oltre alla comunicazione dell'ingresso/uscita al di sopra che è richiesta per collegare questi due dadi e farli guardare simili ad essere così uno muoia come possibile.»

Sopra quello, un pacchetto richiede i dadi con i buoni rendimenti, anche chiamati buon conosciuto muore. Un Male muore nel pacchetto può condurre ai guasti del sistema o del prodotto. «C'è la variazione parametrica in tutti dadi. E così abbiamo un problema fondamentale di caratterizzazione e della prova delle soluzioni del multi-dado. Alcuni sono lenti. Alcuni sono veloci. Alcuni consumano di più o meno potere,» Black ha detto.

Il calore, la distribuzione di energia e l'affidabilità sono inoltre sfide con alle le progettazioni basate chiplet. E poi, se il pacchetto viene a mancare, la grande domanda è chi prende la responsabilità. È il venditore del chip, il fornitore del IP o la casa d'imballaggio?

Per questo, l'industria di imballaggio può imparare dalle esperienze precedenti, specialmente di fasi iniziali di 2.5D. Con 2.5D, i dadi sono impilati parallelamente o disposti sopra un'interposizione. L'interposizione, che incorpora con i vias del silicio (TSVs), funge da ponte fra i chip e un bordo.

Nelle fasi iniziali di 2.5D, i creatori del dispositivo stavano lottando con differenti dadi, edizioni di integrazione e sfide del rendimento. Col passare del tempo, sebbene, i venditori lavorino con i problemi.

«Ricordo quando i progetti 2.5D hanno cominciato,» il Kelly di Amkor ho detto. «La cosa di numero uno che ci ha aiutati stava ottenendo i rendimenti fino a un certo punto. Poi non era una sfida enorme da ordinare con le poche perdite del rendimento che avete avuto.»

Se un dado non incontrasse spec., i venditori poi condurrebbero un'estesa analisi di causa di origine del dispositivo. Ciò richiede una strategia difficile sana.

Lo stesso tipo di ricetta ha potuto essere implementatoe per integrazione eterogenea facendo uso dei chiplets. Come prima, sviluppandosi muore con i buoni rendimenti è critico. «State andando prenderlo ad un altro estremo. Avrete più dadi e più giunti della lega per saldatura. Ma finchè il vostro processo di montaggio fondamentale è solido come roccia, non sta andando essere doloroso di una discussione come la abbiamo trovata con 2.5D,» Kelly ha detto.

Effettivamente, il pacchetto deve avere buoni rendimenti ai costi accettabili. Ma quando un guasto accade, ritorna a fornitore. «A fine giornata, il fornitore è quello che è infine responsabile del prodotto. Ma la base di rifornimento che ha sostenuto che il fornitore del chip è là aiutare in quel processo dell'analisi di guasto. Una volta che quello è identificato, quindi le responsabilità e le responsabilità diventano molto più chiare,» il Bergman di ASE ha detto.

Lo scopo è di impedire i guasti in primo luogo. Quello adotta un approccio integrato che comincia con la progettazione. «Con la fase di progettazione, capiremo che cosa sta andando lavorare il meglio con il cliente,» abbiamo detto Ken Molitor, direttore operativo aQuik-Pak. «Carceriere l'intero progetto, dove progettiamo il substrato, fabbricheremo il substrato e poi forniamo una progettazione coesiva. Poi, la monteremo. Ci sono determinate pietre miliari (durante il processo.) Quello tende a ridurre il rischio sulla sua estremità e nella nostra estremità.»

Unità in rete
I venditori dell'unità in rete affrontano molte delle stesse sfide. La rete è un sistema complesso che misura dal Ministero degli Interni alla nuvola. Per indirizzare questi mercati, i venditori delle attrezzature di comunicazione vendono i sistemi differenti per varie parti della rete.

Per esempio, in una parte della rete, Cisco vende un router per i fornitori di servizio su grande scala. Un router dirige la rete facendo uso dei pacchetti di dati del IP. L'ultimo router di Cisco è basato da sè, ASIC interno. Costruito intorno ad un processo 7nm, ASIC monolitico di Cisco permette a Tbps 12,8 della larghezza di banda sullo stesso chip.

Cisco inoltre sviluppa l'ASICs per i suoi altri prodotti della rete. Altri venditori delle attrezzature di comunicazione sviluppano l'ASICs, pure.

I venditori inoltre sono esploranti o implementare i metodi alternativi per parecchie ragioni. Ad ogni nodo, ASIC sta diventando più grande e più costoso. Inoltre incorpora un SerDes (serializzatore/deserializzatore), che fornisce le comunicazioni ad alta velocità del chip--chip.

«La larghezza di banda della rete che riporta in scala i requisiti provoca un aumento nell'estruso di ASIC della rete con ogni generazione della tecnologia,» ha detto Valery Kugel, un ingegnere distinto senior al ginepro, in una presentazione. «() Il SerDes sta occupando una grande parte dell'area di ASIC.»

Ci sono altre edizioni. ASIC consiste sia dei blocchi digitali che analogici. I benefici digitali della parte da rappresentazione in scala, permettendo a più funzioni con le più alte larghezze di banda. Ma non tutto trae giovamento da rappresentazione in scala.

«La funzione di SerDes non sta restringendosi. Quella è una struttura analogica. Non riporta in scala bene,» ha detto Nathan Tracy, un tecnologo ed il responsabile degli standard industriali a TE Connectivity. Tracy è inoltre il presidente del forum ottico di collegamento tra reti (OIF), un gruppo degli standard industriali.

Ci sono parecchie soluzioni qui, compreso i chiplets. Per collegare i dadi in un pacchetto, OIF sta sviluppando una norma di interfaccia del dado--dado CEI-112G-XSR chiamato. XSR collega i chiplets ed i motori ottici in MCMs. Permette ai tassi di dati fino a 112Gbps sopra un collegamento di portata di scarsità. XSR è ancora nella versione provvisoria.

Ci sono parecchi modi implementare i chiplets e XSR in unità in rete. Per esempio, grande ASIC è tagliato in due più piccoli dadi, che sono collegati facendo uso di un collegamento di XSR.

In un altro esempio, il grande blocchetto di SerDes è rotto su in quattro che il più piccolo ingresso/uscita muore. Poi, in un MCM, ASIC si siede nel mezzo, che è circondato da quattro più piccoli chiplets dell'ingresso/uscita.

ultime notizie sull'azienda Apps emergenti e sfide per imballare  1

Fig. 2: Esempio di un commutatore SoC di Ethernet che richiede connettività del dado--dado. Fonte: Synopsys

Inoltre, un creatore del dispositivo ha potuto integrare i motori ottici con un chip ASIC del commutatore in un MCM.

«C'è molto ronzio dell'industria circa l'ottica co-imballata,» Tracy ha detto. «Sto parlando della possibilità di muovermi a partire dai ricetrasmettitori ottici pluggable alla lama del fronte del commutatore verso avere il motore ottico ho montato direttamente sul silicio di commutazione. Avete bisogno di un'interconnessione ad alta velocità a bassa potenza. Il fuoco di quella discussione è lo sviluppo del XSR di OIF.»

L'adozione dei chiplets dipenderà dall'applicazione. In alcuni casi, l'ASICs ancora ha significato. Ci sono parecchi fattori qui, quali costo e rendimento. «È interamente circa la riduzione del consumo di energia,» Tracy ha detto.

«L'uso dei chiplets concede fare diminuire l'estruso principale per entrare nei limiti di dimensione del reticolo. Ma la maggior parte dei CI non sono reticolo limitato. Così questa discussione funziona soltanto per un numero molto piccolo di CI. È una forte discussione che non si applica alla maggior parte delle progettazioni,» secondo un esperto. «Se spaccate la progettazione in due, ottenete a 2X il numero del dado per wafer. Presupponendo difetto “D” per wafer sono relativamente costante, quindi vostro rendimento va da X-D a 2 X-D. Of corso, prende due volte altrettanto muoiono per pacchetto, in modo da vostro efficace rendimento è (2X-D)/2 = X-D/2. Efficacemente avete tagliato i difetti a metà al costo dei due più complessi morite contro uno morite pacchetto. Poichè la tecnologia d'imballaggio del multi-dado migliora col passare del tempo, questo sarà di meno di un'edizione.»

Vetri astuti
Queste soluzioni possono lavorare per l'ingranaggio della rete, ma il mercato dei consumatori ha requisiti differenti, particolarmente di nuovi e prodotti emergenti.

Per esempio, nella R & S, parecchie società stanno sviluppando i vetri astuti di prossima generazione o i vetri di AR/VR. La realtà virtuale (VR) permette agli utenti di avvertire gli ambienti virtuali 3D. La realtà aumentata (AR) prende le immagini generate da computer e le ricopre sul sistema.

Se la tecnologia funziona, i vetri di AR/VR potrebbero essere usati per reperimento dei dati, il riconoscimento di fronte, i giochi e la traduzione di lingua. Anche hanno potuto proiettare una presentazione o una tastiera su una superficie.

«[AR/VR] ed i loro dispositivi variabili sono soltanto all'inizio del loro viaggio da trasformarsi nella piattaforma di prossima generazione,» ha detto Chiao Liu, direttore e ricercatore ai laboratori della realtà di Facebook, in una carta allo IEDM dell'anno scorso.

Sviluppare un paio utile ed economico dei vetri astuti non è un compito semplice. Questi prodotti richiedono i nuovi chip, esposizioni ed interfacce a bassa potenza. In questi vetri, i programmi sono attivati facendo uso della voce, dello sguardo fisso dell'occhio e dei movimenti corpo/della testa. Tutte queste tecnologie devono essere sicure.

«Stiamo andando avere bisogno dei forti progressi generale,» ha detto Ron Ho, direttore di ingegneria del silicio a Facebook, in una presentazione a IMAPS2020. «Ho bisogno molto più della prestazione riguardante potere che posso sostenere oggi nei sistemi. Generalmente, devo eseguire le cose più velocemente con la latenza più bassa.»

Per permettere ai vetri astuti al giusto fattore forma, l'imballaggio di IC è chiave. «Devo dirigere i pacchetti che permettono alle cose come la prestazione aumentata e la latenza più bassa,» Ho ho detto. «Non potete forzare i chip per superare una traccia di multi-pollice e per bruciare un mazzo di potere su PCIe. Ma piuttosto voi co-pacchetto loro e metterli accanto a ogni altro. E con TSVs, hanno una larghezza di banda molto più alta ed i collegamenti di rendimento elevato.»

A IEDM, Facebook ha rivelato alcuni indizi circa i suoi vetri di AR/VR, che sono nella R & S. In una carta, Facebook ha descritto lo sviluppo di una tecnologia dell'interfaccia di dispositivo ottico del computer per i vetri di AR/VR. La tecnologia di fondo è un sensore avanzato di immagine di CMOS.

I sensori di immagine di CMOS svolgono le funzioni della macchina fotografica in smartphones ed in altri prodotti. Ma i sensori standard di immagine non sono adeguati per i vetri di AR/VR. Che cosa è richiesto sono i sensori di immagine ottimizzati macchina-percezione con l'imballaggio avanzato. Nell'articolo, Facebook ha descritto un sensore di immagine di tre-strato. Il primo strato è un sensore di immagine con un'unità di elaborazione, seguita da un'unità di elaborazione dell'aggregazione e poi una piattaforma di calcolo della nuvola.

Facebook inoltre ha citato il legame ibrido di rame. Per questo, i dadi sono impilati e collegati facendo uso di una tecnica di legame di diffusione del rame--rame. È poco chiara se Facebook scenderà questo itinerario, ma il legame ibrido è una tecnologia conosciuta nel mondo del sensore di immagine.

Militare/aerospaziale
Per le decadi, nel frattempo, il dipartimento della difesa degli Stati Uniti (DoD) ha riconosciuto che la tecnologia del chip è essenziale per superiorità militare degli Stati Uniti. Per vari sistemi, la comunità della difesa usa i chip sia ai nodi avanzati che maturi. L'imballaggio è inoltre una parte critica dell'equazione.

Militare/aerospaziale interessa un gran numero di clienti con differenti requisiti, sebbene ci siano alcuni temi comuni qui. «Assistiamo molti settori differenti,» il Molitor di Quik-Pak ha detto. «Assistiamo mil/industria aerea. Mil/programmi aerei tende ad essere longevi. È usato ad occuparsi delle componenti che devono lavorare per 20 - 30 anni.»

Mil/clienti aerei affronta altre sfide. Come con il settore commerciale, il costo di sviluppare i chip avanzati è costoso, ma i benefici stanno restringendo ad ogni nodo. Più, i volumi sono relativamente bassi per la comunità della difesa.

A volte, la comunità della difesa usa le fonderie di non-U.S. per ottenere i chip avanzati, ma preferisce usare i venditori terrestri per motivi di sicurezza. Mil/clienti aerei vuole una catena di fornitura di fiducia e rassicurante per entrambi i chip e pacchetti.

Ciò nonostante, il DoD sta cercando i metodi alternativi oltre rappresentazione in scala del chip, vale a dire integrazione e chiplets eterogenei.

Per esempio, Intel recentemente ha ricevuto un nuovo contratto per il nuovo sforzo del chiplet del DoD, ha chiamato il programma eterogeneo avanzato del prototipo di integrazione (NAVE). Nell'ambito del piano, Intel ha stabilito una nuova entità commerciale degli Stati Uniti intorno ai chiplets. Questo programma dà a clienti l'accesso alle capacità d'imballaggio di Intel, compreso il DoD e la comunità della difesa.

Ci sono varie parti al programma della NAVE. Mentre Intel ha vinto la parte digitale del programma, Qorvo ha ricevuto la parte di rf del progetto della NAVE. Nel quadro di quel progetto, Qorvo installerà una progettazione di imballaggio di rf, una produzione e un centro eterogenei di modello nel Texas. Questo centro soprattutto servirà la comunità della difesa.

Qorvo non è nuovo a mil/aereo. Per anni, il fornitore dei dispositivi di rf ed altri prodotti fornisce sia la fonderia che i servizi di imballaggio per mil/aereo ed il settore commerciale. La società sviluppa i dispositivi basati sul nitruro di gallio (GaN), sull'arsenuro di gallio (GaAs) e su altri processi.

In mil/aereo, i requisiti d'imballaggio hanno passato gli anni. «Quando in primo luogo ho cominciato lavorare per Qorvo molti anni fa, nessuno ci ha voluti inviarli ha imballato le parti. Mil/nudi carenti aerei muore,» ha detto decano White, direttore di difesa e di strategia aerospaziale del mercato a Qorvo. «Abbiamo visto il cambiamento del mercato da un tipo militare-aerospaziale il mercato, che è dado nudo, ad integrazione d'imballaggio e d'imballaggio. L'imballaggio è più in condizioni ambientali robusto che era gli anni fa. Facciamo molto imballaggio per mil/aereo in vari pacchetti differenti, secondo i livelli di potere, la dissipazione di calore e la robustezza per la vibrazione.»

Nel quadro del programma della NAVE, Qorvo fornirà i servizi di imballaggio eterogenei facendo uso dei dispositivi basati su GaN, su GaAs e su silicio. Lo scopo è di incontrarsi che cosa il DoD chiama SWAP-C, un acronimo che denota i requisiti di dimensione, del peso, di potere e di costo dei pacchetti in varie applicazioni, quali i sistemi del radar di sincronizzare-matrice, i veicoli senza equipaggio, le piattaforme di guerra elettronica ed i satelliti.

Il programma della NAVE è innestato per imballare, sebbene Qorvo fornisca uno sportello unico. Continuerà a fornire la fonderia ed i servizi di imballaggio per mil/clienti aerei. «Stiamo modellandolo dopo il nostro modello della fonderia. Stiamo usando lo stesso genere di tipo di accesso aperto di modello. E questo sarebbe un servizio. Potreste progettare nella nostra fonderia. E poi potreste dire, “potete prendere quelle parti e poi le mettete in un pacchetto? “Così questa è un'aggiunta o espansione della nostra capacità corrente,» White ha detto.

Nel frattempo, mil/aereo comprende il lavoro su ordinazione. Ogni cliente può avere requisiti d'imballaggio differenti con le varie sfide.

Prenda la rf, per esempio. «Una delle sfide che avete nella comunità di rf è, una volta che mettete un dispositivo in un pacchetto, cambia la prestazione di rf,» White ha detto. «Dovete progettare i vostri chip ed il vostro MMICs per adattarti dentro questi pacchetti e per eseguire vicino quanto possibilmente potete alla loro prestazione progettata originale.»

Con quello in mente, svilupparsi chiplets modella intorno alla rf è più facile ha detto di quanto fatto. «(NAVE) è mirato a per usare GaN, il GaAs ed il silicio. Inoltre interamente saranno integrati dentro di questi pacchetti eterogenei,» White ha detto. «Il più alto nella frequenza che andate, più provocatoria diventa per fare una progettazione chiplet tipa. Quella è una delle aree che stiamo esplorando come componente della NAVE. Ciò sta facendo che cosa il governo chiamerebbe un chiplet tipo di una progettazione. E quello completamente non è definito ancora.»

Conclusione
C'è abbondanza di altri mercati che si pensano che spingano verso integrazione più eterogenea. I computer inferiori del mackintosh di Apple stanno muovendo verso un'unità di elaborazione internamente sviluppata M1 che integra i centri del CPU, i grafici, un motore di apprendimento automatico «in un pacchetto su misura,» secondo la società.

Quello è appena l'inizio, anche. Ci sono nuove opportunità per l'imballaggio in altri mercati, come 5G, AI, mobile ed abbondanza delle sfide per andarli d'accordo con. Ma non sembra essere scarsità dell'opportunità di tenere l'industria occupata, in mezzo di nuovi e cambiamenti monumentali che hanno luogo nel mercato. (da Mark LaPedus)

Dettagli di contatto