Notizie

Il costo crescente e la complessità dei nodi avanzati di sviluppo dei chip al massimo sta forzando molti chipmaker cominciare a rompere su quel chip nelle parti multiple, non quale richiedono i nodi del bordo di attacco. La sfida è come rimettere quei pezzi disgregati insieme.

Quando un sistema complesso è integrato monolitico — su un pezzo singolo di silicio — il prodotto finito è un compromesso fra i vincoli di bilancio termici dei dispositivi componenti.

3D NAND ha bisogno del polisiliconico ad alta temperatura, per esempio, ma le temperature richieste degradano la prestazione di logica CMOS.

La memoria e la logica di disgregazione per separare i wafer permette che i produttori ottimizzino indipendente ogni tecnologia. L'integrazione eterogenea diventa ancor più attraente come sensori, ricetrasmettitori ed altri elementi non CMOS si aggiungono alla miscela.

Il problema è come collegare tutti i pezzi. L'integrazione monolitica dipende dei dai processi linei posteriore affermati della metalizzazione (BEOL). Quando le componenti sono imballate esclusivamente, i produttori si girano verso le matrici di griglia della palla e le simili progettazioni. Ma quando due o più dadi sono montati in un singolo pacchetto, i processi usati per collegarli per trovarsi in una posizione centrale male definita fra i due.

Molte progettazioni del sistema-in-pacchetto contano sui collegamenti della lega per saldatura. il posto degli strumenti del Scelta-e-posto pre-ha urtato i dadi singulated su un'interposizione o direttamente su un wafer della destinazione. I forni di riflusso completano i legami della lega per saldatura ad un singolo punto di alto-capacità di lavorazione. Il materiale della lega per saldatura più molle serve da strato compiacente, anche, regolare fuori le variazioni di altezza che potrebbero degradare altrimenti la qualità schiava.

Purtroppo, alla la tecnologia basata a lega per saldatura non riporta in scala ai collegamenti molto ad alta densità che sensori di immagine, alta memoria di larghezza di banda e simile richiesta di applicazioni. Il processo legante appiattisce e schiaccia gli urti della lega per saldatura, in modo dall' ultima orma del legame è leggermente più grande del passo dell'urto. Poichè quel passo va giù, non c' è semplicemente stanza affinchè abbastanza lega per saldatura faccia un collegamento robusto. Nel lavoro presentato della alla conferenza d'imballaggio livella del wafer internazionale 2019, Guilian Gao ed i colleghi a Xperi hanno stimato che il passo possibile minimo per ad integrazione basata a lega per saldatura fosse di circa 40 micron.

I giunti della lega per saldatura dello Cu-Sn più ulteriormente sono limitati dalle proprietà meccaniche difficili, che contribuiscono alle crepe, alle rotture a fatica ed alla separazione isotopica mediante migrazione ionica. L'industria sta cercando una tecnologia legante semi conduttrice alternativa per facilitare ulteriore rappresentazione in scala del passo, ma non molti processi possono abbinare l'alta velocità, il basso costo e la flessibilità di legame della lega per saldatura.

Per esempio, qualsiasi schema legante è scelto deve potere accomodare le variazioni di altezza in cuscinetti schiavi ed interposizioni. La temperatura trattata anche deve essere abbastanza bassa proteggere tutte le componenti della pila del dispositivo. Quando gli schemi d'imballaggio comprendono gli strati multipli delle interposizioni e dei chip allegati, lo strato di base affronta particolarmente i requisiti termici stimolanti. Ogni strato sopra la base può richiedere un punto legante separato.

Un'alternativa proposta, legame diretto del rame-rame, presenta il vantaggio di semplicità. Senza lo strato d'intervento, fusibile di pressione e di temperatura i cuscinetti alti e bassi in un pezzo singolo di metallo, facente il più forte collegamento possibile. Quella è l'idea dietro legame di termocompressione. Le colonne di rame su una muoiono cuscinetti della partita su un secondo dado. Diffusione dell'azionamento di pressione e di calore attraverso l'interfaccia per fare un legame permanente. Temperature tipiche nell'ordine di ºC 300 ammorbidire il rame, permettendo che le due superfici si conformino l'un l'altro. Il legame di termocompressione può richiedere 15 - 60 minuti, sebbene e richiede un in atmosfera controllata di impedire l'ossidazione di rame.

Le superfici pulite attaccano insieme
Una tecnica strettamente connessa, legame ibrido, tentativi di impedire ossidazione incastonando il metallo in uno strato dielettrico. In un processo damascene rievocativo della metalizzazione di interconnessione del wafer, i materiali di riempimento di rame elettrolitici in fori incidono il dielettrico. Il CMP rimuove il rame in eccesso, lasciante i cuscinetti schiavi che sono messi riguardante il dielettrico. Disponendo le due superfici dielettriche in contatto crea un legame temporaneo.

Nel lavoro presentato ai componenti elettronici 2019 di IEEE ed alla conferenza della tecnologia, i ricercatori a Leti hanno dimostrato l'uso di una goccia di acqua facilitare l'allineamento. Il gruppo di Xperi ha spiegato che questa obbligazione è abbastanza forte permettere che i produttori montino una pila completa del multi-chip.

Il legame dielettrico incapsula il rame, impedente l'ossidazione e permettente che l'attrezzatura legante usi un'atmosfera ambientale. Per formare un legame permanente, i produttori si girano verso temprano quello approfitta di più grande coefficiente dell'espansione termica del rame. Limitato dal dielettrico, il rame è costretto per espandersi alla sua superficie libera, colmante la lacuna fra i due dadi. La diffusione di rame poi forma un legame metallurgico permanente. In una pila complessa, un singolo tempra il punto può legare tutti chip componenti immediatamente. Le temperature di tempera relativamente basse sono sufficienti in assenza di un ossido indigeno o dell'altra barriera.

L'altezza dei cuscinetti schiavi è definita dal CMP, un processo maturo e ben controllato. Per tutte queste ragioni, il legame ibrido del wafer--wafer è stato utilizzato nelle applicazioni come i sensori di immagine per parecchi anni. le applicazioni di legame del Wafer--wafer richiedono l'allineamento del cuscinetto fra i wafer e dipendono dagli alti rendimenti del dispositivo per minimizzare le perdite. I dadi difettosi sui due wafer sono improbabili da allineare, così un difetto su un wafer possono causare la perdita di buon chip corrispondente sul wafer abbinato.

il legame ibrido dell'dado--interposizione e del Dado--wafer può potenzialmente aprire un più grande spazio dell'applicazione, permettendo i sistemi eterogenei complessi in un singolo pacchetto. Tuttavia, queste applicazioni inoltre richiedono i flussi trattati più complessi. Mentre il wafer--wafer ed i processi interposizione o (del dado--wafer) dispone le simili richieste sul punto del CMP e sul legame stesso, trattare il post-CMP singulated dei chip è più provocatorio. La linea fabbricante deve potere controllare le particelle prodotte dal punto inerentemente sudicio di singulation, evitando i vuoti ed altri difetti leganti. Da Katherine Derbyshire.