Notizie

Per molte applicazioni, l'imballaggio di IC della prossima generazione è il migliore percorso per raggiungere la rappresentazione in scala del silicio, la densità funzionale e l'integrazione eterogenea mentre riduce la dimensione globale del pacchetto. Offerta eterogenea ed omogenea di integrazione un percorso a funzionalità migliorata del dispositivo, a time to market più veloce ed a resilienza del rendimento del silicio.

Le piattaforme multiple della tecnologia di integrazione sono emerso quello tenere conto costo, dimensione, la prestazione e le ottimizzazioni di potere che soddisfanno il bisogno dei mercati multipli, quali la computazione mobile, automobilistico, 5G, intelligenza artificiale (AI), la realtà aumentata (AR) e la realtà virtuale (VR), il computer a alto rendimento (HPC), IoT, medico ed aerospaziale.

Tuttavia, questi pacchetti presentano le sfide uniche per gli strumenti e le metodologie di progettazione tradizionali del pacchetto. I gruppi addetti alla progettazione devono lavorare insieme per verificare ed ottimizzare l'intero sistema, non appena i diversi elementi. La progettazione d'imballaggio tradizionale del substrato di IC è in genere molto simile ad un laminato su scala ridotta e/o l'accumulazione ha basato il PWB. È spesso fabbricata dai fabbricanti tradizionali del PWB e solitamente è progettata con gli strumenti modificati del PWB.

Al contrario, gli odierni pacchetti avanzati usano le tecniche di fabbricazione, i materiali ed i processi che hanno sempre più più in comune con i processi della fonderia di silicio e richiedono un nuovo approccio per progettazione e la verifica a tutti i livelli.

Una delle prime sfide che un gruppo addetto alla progettazione deve sormontare è l'aggregazione accurata di substrato-cui possono essere sia attivi che passivo-e i dispositivi discreti. Questi substrati e dispositivi vengono dalle fonti multiple e dai fornitori e, molto probabilmente, sono disponibili nei formati multipli e spesso differenti.

Dato le fonti dei dati ed i formati multipli, è chiaro che un flusso completo di verifica è richiesto-un che rappresenta della la verifica fisica livella dell'assemblea come pure elettrico più approfondito e più a livello di sistema, sforzo e verifica di testabilità. Inoltre si hanno bisogno di degli strumenti di progettazione che consegnano veloce, accurato e dei flussi automatizzati per assicurare che i programmi del mercato e le aspettative della prestazione possano essere incontrati. Nel migliore dei casi, questi flussi forniscono ad un singolo processo integrato sviluppato intorno ad un modello digitale 3D, o al gemello digitale, di intera assemblea eterogenea del pacchetto.

Questi pacchetti di prossima generazione di IC hanno bisogno di una soluzione di prossima generazione di verifica e di progettazione che incorporano e sostengono:

Modello di Digital
integrazione di Multi-dominio
Scalabilità e gamma
Handoff fabbricante di precisione
Chiusura del colloquio con il calcolatore dorata

Gemello di Digital per il prototipo virtuale

Costruendo un gemello digitale, il modello virtuale dell'assemblea eterogenea 2.5D/3D fornisce una rappresentazione completa del sistema completo che comprende i dispositivi ed i substrati multipli. Il gemello digitale permette alla verifica automatizzata delle assemblee eterogenee a cominciare della dalla regola livella del substrato di progettazione che controllano (DRC) e che si espandono nella disposizione contro il disegno schematico (LVS), disposizione contro la disposizione (LVL), l'estrazione parassitaria, sforzo e l'analisi termica e, per concludere, prova.

Figura 1 un prototipo virtuale gemellato digitale vero 3D è il modello di intero dispositivo. Fonte: Grafici del mentore

La costruzione di modello richiede la capacità di aggregare i dati dalle fonti differenti e nei formati differenti in una rappresentazione di sistema coesiva adatta determinare la verifica e l'analisi. Nel migliore dei casi, questo è fatto facendo uso dei formati dello standard industriale come gli archivi di LEF/DEF, di AIF, di GDS, o di CSV/TXT. La funzionalità dovrebbe anche esistere in un modo che riconosce automaticamente le interfacce del substrato e del dispositivo senza dovere esemplificare le pseudo componenti. Ciò tiene conto progettazione e la verifica asincrone del multi-progettista. Quello, a sua volta, assicura il successo del sistema globale quando tutte le componenti sono completate ed integrate.

Uno dei benefici primari dell'approccio gemellato digitale è che serve da riferimento dorato determinare la verifica fisica ed elettrica completa ad ogni livello della gerarchia di progettazione. Quello elimina facendo uso dei fogli elettronici multipli e statici per rappresentare il perno e le informazioni della connettività, sostituente li con un netlist pieno e a livello di sistema nel formato di Verilog.

La conservazione e la riutilizzazione dei dati originali, quale la descrizione del Verilog di un dispositivo, è chiave. Il più grande rischio viene quando la traduzione o la conversione accade, quali con un disegno schematico o un foglio elettronico. Se questo è fatto, «il filo digitale» è immediatamente rotto ed il rischio per i razzi pirotecnici di errori della connettività.

integrazione di Multi-dominio

Una metodologia gemellata digitale inoltre permette al multi-dominio ed all'integrazione di inter-dominio. Portare i pacchetti avanzati più complessi di IC per commercializzare più veloce richiede la progettazione alto-integrata e verifica-da progettazione elettronica del substrato all'hardware meccanico dello spalmatore del calore del pacchetto e di montaggio del PWB, compreso gli aspetti correlati di elettrico, di termico, la prova, l'affidabilità e, naturalmente, il manufacturability. Senza approccio a livello di sistema da progettare e verifica, rischio degli ingegneri che avverte i respins costosi o peggio.

La sincronizzazione di informazioni elettriche e meccaniche è essenziale di assicurazione che nessuna violazione fisica accade quando un pacchetto è disposto all'interno di una recinzione o di intero sistema. Lo scambio incrementale di dati durante la progettazione è fondamentale di assicurazione della compatibilità di ECAD-MCAD ed ha aumentato il primo successo del passo. Inoltre aiuta nella creazione delle progettazioni più robuste mentre aumenta la produttività e raggiungendo il time to market più veloce.

È idealmente estremamente importante che sia il progettista del pacchetto di IC che il progettista su ordinazione dello spalmatore del calore possono visualizzare, esplorare ed ottimizzano l'integrazione, come processo asincrono che minimizza le interruzioni di inter-dominio.

Figura 2 la metodologia gemellata digitale permette al multi-dominio ed all'integrazione di inter-dominio. Fonte: Grafici del mentore

La sincronizzazione fra progettazione di pacchetto e progettazione meccanica/termica è inoltre una sfida significativa a successo di primo tempo parte di destra. I pacchetti eterogenei del multi-substrato esibiscono le chip-pacchetto-interazioni multiple, con una di più grande essere la dissipazione termica del calore, particolarmente il calore generato non-lineare tipico in tali pacchetti.

Un approccio tipico a gestione termica utilizza uno spalmatore del calore per trasferimento di calore e la dissipazione. Ma uno spalmatore del calore è soltanto buono quanto la sua progettazione. Affinchè lo spalmatore del calore sia efficiente ed efficace, deve essere progettato e simulato insieme con il pacchetto, non dopo. La progettazione del pacchetto intero in 3D assicura la realizzazione efficace del trasferimento di calore senza compromessi significativi di progettazione.

Figura 3 questo è da una progettazione integrata guidata da digitale dello spalmatore del calore. Fonte: Grafici del mentore

Sia 2.5D che impilare 3D possono creare vari sforzi fisici involontari, quale distorsione del substrato durante il montaggio e dal il sforzo indotto da urto. I progettisti devono potere analizzare una disposizione per gli sforzi causati da tali interazioni del chip-pacchetto e dal loro impatto sulla prestazione del dispositivo. Una volta che il pacchetto sta essendo in via di realizzazione di implementazione, il 3D accurato che imballa il modello termico può essere esportato per l'inclusione nel PWB dettagliato e nell'analisi termica del interamente sistema. Ciò permette alla sintonizzazione finale della recinzione del sistema e permette il raffreddamento naturale e/o forzato da ottimizzare.

I pacchetti avanzati di IC portano molte nuove sfide per gli ingegneri di integrità di segnale ed i loro strumenti di progettazione. I dadi sono montati direttamente al substrato, in modo dal potenziale per il percorso del substrato all'accoppiamento di percorso di strato della ridistribuzione del su dado è possibile. I pacchetti non sono più strutture di strato planari semplici con i vias semplici facilmente modellistici fra gli strati del metallo. Invece, ci possono essere substrati multipli dei materiali e delle proprietà molto differenti. L'analisi può essere usata con successo per una serie di elementi in relazione con l'integrità di potere e del segnale.

Inoltre, ci sono una serie di oggetti che sono provocatori simulare. Questi rientrano generalmente nella categoria di disturbo elettromagnetico (EMI). Mentre queste edizioni ritorno-percorso-create di EMI possono essere analizzate e simulate, non è normalmente produttivo da agire in tal modo. Per esempio, nel caso di una traccia che attraversa una spaccatura in un aereo, la messa a punto di simulazione ed i tempi di esecuzione saranno considerevoli e tutti gli ingegneri impareranno è che tali situazioni sono cattive e dovrebbero essere evitati.

Queste edizioni sono identificate il più bene con ad ispezione software-automatizzata e basata a geometria ed il controllo durante la progettazione. Questi possono essere installati tipicamente ed eseguito nei minuti, con le aree dell'edizione ha evidenziato chiaramente per azione correttiva di progettazione. Un tal «approccio di sinistra dello spostamento» impedisce le edizioni essere creatoe in primo luogo, facendo l'analisi di EMI più di un punto di controllo di verifica.

Le progettazioni eterogenee 2.5D e 3D usano tipicamente con i vias del silicio (TSVs), che sono lungamente vias passante attraverso il dado o il substrato per collegare la parte anteriore ed il lato posteriore. Questo TSVs concede muore e substrati da impilare e direttamente collegare. Tuttavia, oltre alle loro proprie caratteristiche elettriche significative, TSVs inoltre ha un effetto indiretto sul comportamento elettrico dei dispositivi e collega nelle loro vicinanze.

Per modellare esattamente un sistema eterogeneo 2.5D/3D, un progettista ha bisogno degli strumenti che estraggono i parametri elettrici precisi dalla struttura fisica di questi elementi 2.5D/3D, che possono poi essere inseriti nei simulatori comportamentistici. Utilizzando il modello gemellato digitale 3D dell'assemblea completa del pacchetto, i progettisti possono estrarre esattamente il parasitics di questi modelli 2.5D e 3D. Una volta che gli elementi sono stati estratti correttamente, facendo uso della metodologia e del processo appropriati, possono essere montati in un modello a livello di sistema di interconnessione ed hanno simulato per analizzare la prestazione e la conformità appropriata di protocollo.

Scalabilità e gamma

Le tecnologia d'imballaggio eterogenee sono più complesse progettare, fabbricare e montano, potenzialmente limitando la loro disponibilità tutti ma alle società principali a semiconduttore ed alle loro progettazioni del emorragia-bordo. Fortunatamente, la progettazione e l'ecosistema della catena di fornitura possono svolgere un ruolo potente nel permettere alla democratizzazione di tali tecnologie, mettente li all'interno della portata di tutti i progettisti e società-appena come il mondo della fonderia di silicio ha fatto con i corredi di progettazione trattata (PDKs), che sono diventato onnipresenti.

La verifica automatizzata di IC è determinata secondo le norme di progettazione create dalla fonderia e fornite in un PDK per progettare le case. I fornitori dello strumento di EDA qualificano i loro strumenti contro queste regole per assicurare che i loro strumenti di verifica producano risultati provati, ripetibili, di controllo di qualità. Lo scopo di un corredo di progettazione dell'assemblea del pacchetto (PADK) è simile a quello del PDK-facilita il manufacturability e la prestazione facendo uso delle regole standardizzate che assicurano la consistenza attraverso un processo.

Ovviamente, un PADK deve comprendere sia una verifica fisica che la soluzione di controllo dell'estrazione e dovrebbe anche indirizzare termico e/o sollecitare le soluzioni di controllo. Tutti questi processi dovrebbero essere indipendente da tutto lo strumento o processo di progettazione specifico usato per creare l'assemblea. Inoltre, un PADK completo deve lavorare attraverso sia IC che i dominii d'imballaggio, implicanti che il flusso debba sostenere i formati multipli. Per concludere, tutti questi processi di verifica devono essere convalidati dalla società del pacchetto assembly/OSAT.

La scala e la complessità dei pacchetti avanzati di IC esercitano la pressione immediata sul progettista e sul programma di progettazione, che ottiene spesso esteso. Un approccio popolare emergente a dirigere questo è gruppo che concorrente la progettazione, dove i progettisti multipli lavorano simultaneamente alla stessa progettazione attraverso il locale o le reti globali, ancora conserva la capacità di prevedere tutto l'attività di design senza dovere resistere a tutta la messa a punto o gestione del processo onerosa.

La figura 4 progettazione concorrente multiutente può restringere i cicli di progettazione ed ottimizzare le risorse. Fonte: Grafici del mentore

Da KEITH FELTON.